第五章 半导体存储器及其接口

第五章半导体存储器及其接口

第一节存储器系统概述

一、存储器的分类

1.按构成存储器的器件和存储介质分类

磁芯存储器；

半导体存储器；

光电存储器；

磁膜；

磁泡；

磁表面存储器；

光盘存储器等。

2.按存取方式分类

（1）随机存取存储器RAM（RandomAccessMemory）

（2）只读存储器ROM（ReadOnlyMemory）

随着半导体技术的发展，出现了不同的种类;PROM、EPROM、E2PROM＞MROMe

（3）串行访问存储器

近年来发展起来的快擦型存储器（FlashMemory）具有E/PROU的特点。

3.按在计算机中的作用分类

主存储器：速度快，但容量较小，每位价格较高。

辅助存储器：速度慢，容量大，每位价格低。

缓冲存储器：用在两个不同工作速度的部件之间，在交换信息过程中起缓冲作用。

计算机系统中不同作用的内、外存与CPU的连接结构图（见图6-1）。

二、半导体存储器的分类

半导体存储器的分类情况（见图6-2）。

1.随机存取存储器RAM的分类

分为双极型RAM和MGSRAM两大类。

（1）双极型RAM双极型RAM的特点是：

1）存取速度高；

2）以晶体管的触发器作为基本存储电路，管子较多；

3）集成度＜MOSRAM；

4）功耗

5）成本高。

双极型RAM主要用在存取速度要求比较高的计算机中或用做高速缓冲存储器Cacheo

（2）MOSRAM

分为两类:SRAM和DRAM.

SRAM的特点是：

1）基本存储电路:六个晶体管组成的触发器；

2）双极型RAM＜集成度＜DRAM；

3）不需刷新，不必设置刷新电路；

4）由于没有刷新电路，易于用电池作为后备电源；

5）双极型RAM＞功耗＞DRAM；

6）存取速度＞DRAM。

DRAM的特点是：

1）基本存储电路：单个晶体管电路（靠电容存储信息）；

2）集成度高：

3）功耗<SRAM；

4）价格比SRAM便宜;

5）由于靠电容存储信息，而电容总是有泄漏电流存在，故要求刷新（再生）。

2.只读存储器ROM的分类

ROM可分为掩膜ROM、PROM、EPROM和E2pROM。

三、存储器的主要技术指标

1.存储容量

通常用存储器的地址寄存器的编址数（存储芯片的地址线条数）与存储字位数的乘积来

表示。例如一个存储字为8位的存储器芯片，其地址寄存器为11位，则存储总位数为2Kx

8位，用字节表示为2KB。

2.存储速度

两个时间参数：

（1）TA：访问时间（AccessTime）,从启动一次存储器操作，到完成该操作所经历的

时间。

（2）TMC：存储周期（MemoryCycle）,启动两次独立的存储器操作之间所需的最小时间

间隔。存储周期%略大于存储器的访问时间Lo

（3）存储器的可靠性

MTBF------平均故隙间膈时间（MeanTimeBetweenFailures）,MTBF越长,可靠性越高。

（4）性能/价格比

综合性指标，性能主要包括存储容量、存储速度和可靠性。

四、存储器系统的层次结构

存储层次结构（Memoryhierarchy）：综合考虑容量、速度、价格的因素所建立的存储

器组合，以满足系统对存储器在性能和经济两个方面的要求。（见图6-3）。

就整体结构而言，可以兼顾速度、容量和价格的要求。

*主存储器（内存）:用来存放CPU当前使用或经常使用的程序和数据，CPU可以随时对

内存进行访问（读/写）。

*高速缓冲存储器:为了加快CPU的运行速度，在CPU和常规主存储器（内存）之间增

设一级或二级高速小容量的高速缓冲存储器，简称Cache（见图6-4）。

Cache的工作原理；CPU第一次取内存数据（块）时，该数据（块）及附近的数据（块）

同时被复制到Cache；CPU第二次及以后再取数据（块）时，首先到Cache中去取，如取到,

称为“命中”，如未取到，再到内存中去取。一般命中率可以达到90%〜98%。

小容量Cache的增设，使存储器系统的存储速度可以接近CPU,而价格却接近于大容量

的主存储器，很好地解决了速度和价格的矛盾。

*辅助存储器（Storage）：也称外部存储器，是存取速度相对较慢，但存储容量较大的

一类存储器。

辅助存储相的速度允许慢一些，因为它只与内存交换信息，CPU不直接对它进行访问。

常用的辅助存储器有遨盘（硬盘和软盘）、光盘、磁带等。

第二节半导体存储器的结构

一、读写存储器RAM的结构

RAM分为SRAM和DRAlfo

L基本的存储电路

基本存储电路是存储器的基础和核心，用来存储一位二进制信息：“0”或“1”。

（1）六管静态存储电路

一个静态存储电路是由两个增强型的NM0S反相器交叉耦合而成的双稳态触发器为基础

的六管电路（见如图6-5）。

分析：

写入过程（写“1”、写“0”）。

读出过程。

（2）单管动态存储电路

单管动态存储电路由管子门和电容C组成（见图6-6）。

分析：

写入时，字选线为“1”，「管导通，写入信息由位线（数据线D）存入电容C中，使电

容C充（放）电到数据线D的电平（“1”或"0”）。此时，如果字选线恢复为“0”电平，则

「管截止，而电容C仍保持已充电的电平，这就是写入过程。

读出时，字选线为“1”电平，使『管导通，存储在电容C上的电荷经“输出到数据线

上，再通过读出放大器即可得到存储信息。

读出信号需放大；读出后存储器需重写（刷新）。因此这种存储器需要设置读出放大电

路和刷新电路。

2.RAM芯片的基本结构

基本结构：由地址译码器、双向三态缓冲器、存储体和读写控制逻辑组股」强

芯片的基本引脚信号:数据线Do〜D-（双向），地址线A。〜An"控制信号比、丽和丽。

TE：片选信号，一般由地址总线的高位经外部译码器译码产生。

0：选中芯片。

而：输出允许信号。

0：允许片内存依单元中的数据输出至数据线：

1：输出呈高阻状态。

研：写允许信号。

0：允许数据线上的数据写入片内存储单元中；

1：输入缓冲器的三态门呈高阻状态。

下面讨论的概念对RAM和ROM都是适用的。

（1）存储体

存储体是基本存储电路的集合，把大量的基本存储电路以矩阵的形式排列组成的存储体

称为存储矩阵。

（2）片内地址译码方式

地址译码器是用来接受CPU送至地址总线上的地址信息，产生地址译码信号，选中存储

矩阵中某一单元。

片内地址译码方式有两种：单译码方式和双译码方式。

1）单译码方式

结构示意图（见图6-8）。

地址译码器只有一个，译码器输出线称为字选线（简称字线），数据线称为位线,字线

选择某个字的所有位。

例如地址线n=4,经地址译码器译码，可译出2'=16个状态，分别对应16个字（存储单

元）的地址。当某一状态有效时，对应一条字线有效，则一个字的信息由输出缓冲器读出。

小容量的存储器•般使用单译码方式。

2）双译码方式

结构示意图（见图6-9）。当2n很大时，存储器采用双译码方式。

采用一个2"位的X-Y矩阵来代替单译码方式中的每一条位线，对于m位的存储器，共

需采用m个X—Y矩阵。为此需要提供X地址（行地址）、Y地址（列地址）及相应的X译码

器（行译码器）、Y译码器（列译码器）。

3）双译码方式的优点

可使地址译码器的输出线的数目大为减少。

在相同存储容量时，单译码方式和双译码方式所需地址线是相同的（设"12根）。

单译码方式：地址译码线为2n=2^4096根

双译码方式：将地址线分成两组分别译码，提供给X译码器的地址线有m条，提供给Y

n

译码器的地址线为m条（n=m+n2）,共可译出输出状态有22n个，如n=n.+n2=

6+6=12,译码输出线只需2X2,=128根。

3.典型RAM存储芯片介绍

（1）静态RAM存储芯片Intel2114（1KX4位）

基本的存储单元为六管存储电路。

1）Intel2114芯片的内部结构（见图6T0）

包括如下儿个主要组成部分。

存储矩阵:内部共有4096个存储电路，排成64X64的矩阵形式。

地址译码器;存储容量为1KX4位，地址线为10根，采用双译码方式，其中6根用于

行译码，4根用于列译码。

I/O控制电路:分为输入数据控制电路和列I/O电路，用于对信息的输入/输出进行缓

冲和控制。

片选及读/写控制电路:用于实现对芯片的选择及读/写控制。

2）Intel2114芯片的外部引脚

为双列直插式集成电路芯片，共有18个引脚，，各引脚功能如下（见图

Ao〜A&：地址线（输入）。

加：读/写控制信号线

0：输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单

元：一

1：输出三态门打开，从所选中的存储单元读出信息，通过列I/O电路，送到数据

总线。

I/01-I/0.：4根数据输入/输出信号引线，构成系统数据总线与存储器芯片中各单元之

间的数据信息传输通道。

CS：片选信号输入线，通常接外部地址译码器的输出端。

0：芯片被选中，能对其进行读/写操作。

Vtc：+5V电源。

GND：地。

（2）动态RAM存储芯片Intel2164A（64KX1位）

基本存储单元为单管存储电路。

1）Intel2164A的内部结构（见图6T2）

主要组成部分如下：

存储体:64Kxi位的存储体由4个128X128的存储阵列构成。

地址锁存器:由于采用双译码方式，但地址线只有8根，16位地址信息巧妙地分两次

（先行地址，后列地址）送入芯片内部。因此，在芯片内部必须有一个能保存8位地址信息

的地址锁存器。

数据输入缓冲器:用以暂存输入的数据。

数据输出缓冲器:用以暂存要输出的数据。

行、列时钟缓冲器:用以协调行、列地址的选通信号。

写允许时钟缓冲器:用以控制芯片的数据传送方向。

128读出放大器:与4个128X128存储阵列相对应，共有4个128读出放大器，它们

能接收由行地址选通的4X128个存储单元的信息，经放大后，再写回原存储单元，是实现

刷新操作的重要部分。

1/128行、列译码器:分别用来接收7位的行、列地址，经译码后，从4个128X128

个存储单元中各选择一个确定的存储单元，以便对其进行读/写操作。

1/4的I/O门电路:由行、列地址信号的最高位控制，能从相应的4个存储矩阵中选择

一个进行输入/输出操作。

2）Intel的外部引脚（见图6T3）

Ai：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址。

"RAS：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。

0：表明芯片当前接收的是行地址。

TAS：列地址选通信号输入引脚，低电平有效。

o：表明当前正在接收的是列地址（此时RAS应保持为低电平）。

而：写允许控制信号输入引脚.

0：执行写操作：

1：执行读操作。

D.N：数据输入引脚。

D.tr:数据输出引脚。

Vro：+5V电源引脚。

Css：地。

N/C：未用引脚。

3）Intel2164A的操作（见图6T2）

*6位地址信号利用外接多路开关，先由行地址选通信‘，丁展5选通8位行地址并锁存，

随后再由列地址选通信中:AS选通8位列地址并锁存，16位地址可选中64K存储单元中的

任何一个单元。

*每个128X128的存储矩阵由7条行地址线和7条列地址线进行选择，在芯片内部经

地址译码后，可分别选择各矩阵中的128行和128列。

*分别锁存在行地址锁存器和列地址锁存器中的7位行地址线RA,；〜RA。和7位列地址线

CA6〜CA。在四个存储矩阵口各选中一个单元，然后再由1/4的I/O门控电路（由RA7、CA7

控制）选中一个单元，可对该单元进行读/写。

*数据的读出和写入是分开的，西而控制读/写。

WE=1,读出，选中单元的内容经过三态输出缓冲器在D=引脚读出;

W0,写入，爪脚上的信号经输入三态缓冲器写入选中单元。

*刷新时由一个7位行地址（心〜儿）对4个128X128存储矩阵的同一行共512个单元

同时进行刷新。在2ms时间内对128行全部刷新一次。

二、只读存储器ROM（略）

第三节存储器与CPU的连接

一、存储器与CPU连接的一般问题

存储器与CPU连接时，原则上可以将存储器的地址线、数据线与控制信号线分别接至

CPU的地址总线、数据总线和控制总线上去。在实际应用中需要考虑如卜.问题：

LCPU总线负载能力

CPU外部总线的负载能力是有一定限度的，它能带i个标准的TTL负载，带多个MDS负

载。

一般小型系统中，CPU可以直接与UOS存储器相连接，即CPU输出的地址、数据信息及

发出的读写命令直接送往存储芯片。

比较大的系统，CPU芯片的引脚不直接与系统总线相连，而是通过数据总线收发器、地

址锁存器、总线控制器等接口芯片与系统总线连接。

2.信号线的配合与连接

当CPU（或系统总线）的各种信号要求与存储器的各种信号要求有所不同时，要配合必

要的辅助电路。

（1）数据线的连接

存储器的数据线一般可直接挂到CPU的数据总线（或系统数据总线），但是，若芯片输

入、输出线是分开的，且芯片对输出线无三态驱动，就需外加三态门，才能与CPU数据总线

相连（见图6-19）。

（2）存储器的地址分配及片选问题

一般微机系统中的存储器系统总是由多片组成。

用地址线的高位产生片选信号，实现对存储芯片的选择，采用的基本方法有三种，即

全译码、部分译码和线选法;

用地址线的低位直接实现对存储芯片内的存储单元寻址。

另外，若CPU的地址、数据线为分时使用线，则CFU要用地址选通信号将地址信息存

人地址锁存器，该锁存器的输出线接至存储器的地址线。对于分时输入行、列地址的DRAM

芯片，需要在CPU与存储芯片之间加多路转换器f•用卡枪和CAS将地址的低位与高位分时

送入存储器。

（3）^制信号线的连接

一般而可直接连至存储器的PE端，FR连接存储器的TE端。

如果存储器只有一根读写信号线，例如2114的%E,CPUMD、FR可由外接电路组对

WE信号（见图6-20）,或者根据时序分析确定WE能否直接接至WR信号。

3.时序配合问题

CPU在取指和对存储器读写操作时，时序是固定的，由此来选择存储器芯片，以满足

CPU对存储器存取速度的要求。在存储器芯片已经确定的情况下，对慢速的存储器，需要CPU

总线周期插入等待状态R,相应需设置等待信号的产生电路。

二、存储器芯片的扩展

根据需要，扩展的方法通常有位扩展、字扩展和字位扩展三种。

L存储器芯片的位扩展

如果存储器芯片的容量已经满足存储器系统的要求，但其字长小于存储器系统的要求,

则需要用多片这样的芯片通过位扩展的方法来满足系统对字长的要求。

例6.1用1KX4位的2114芯片构成1KX8位的存储器系统。

需2片这样的芯片组成存储器系统（见图6-21）。

片内寻址：CPUA9〜Ao与2片2114芯片的地址线A9〜Ao并的连接；

片选：CPU的高位地址线经过译码器的译码产生的片选与2片2114的端CS互相连接；

数据线：CPU的8位数据线中高4位和低4位分别与2片2114的4位I/O数据端相连;

控制线：CPU的软线与2片2114的飞E端并联相连；

"WR=0,写操作；

1，读操作。

这种位扩展的方法使用于多种存储器芯片，如可以用8片2164芯片组成一个64KX8

位的存储器。

2.存储器芯片的字扩展

如果存储器的字长符合存储器系统的要求，但其容量太小，就需要多片这样的芯片通过

字扩展（容量扩充）的方法来满足系统的要求。

例6.2用2KX8位的EPROM2716A存储器芯片组成8KX8位的存储器系统。

需4片这样的芯片组成所要求容量的存储器系统（见图6-22）o

片内寻址：CPU的Aw〜A。与4片2716A芯片的AILA。并联相连;

片选：CPU的AmA”连向译码器，4个译码输出端分别与4片2716^的片选端七E；

数据线：CPU的D?〜I）。与4片2716A的。7〜0。并联连接；

控制线：2716A是只读芯片，CPU的飞D线与4片2716A的0E端并联相连。

飞）=0,读出。

3.同时进行位扩展与字扩展

在有些情况下，存储器芯片的字长和容量都不符合存储器系统的要求，这时就需要用

多片这样的芯片同时进行位扩展和字扩展。

例6.3用1KX4位的2114芯片组成2KX8位的存储器系统。

采用位扩展可提供8位数据，采用字扩展可以实现2K的容量，显然应该用4片这样的

芯片来组成满足要求的存储器系统（见图6-23）o

特点是将四片2114芯片分成两组（页），每组两片，同组芯片的CS端互相连接。

地址线：1）片内寻址2）页面寻址（片选），译码器的作用；

数据线：系统数据总线的高4位和低4位连接分别与相应的芯片的4位数据端相连；

控制线：CPU的丽端与各片2114芯片的而:端并联相连

存储器芯片的数目：

芯片数=存储滞系统的存储容量/芯片容量

如例6.3中

芯片数=（2KX8）/（1KX4）=4

三、存储器芯片的片选方法

通常有三种：线选法、全译码法和部分译码法。

1.线选法

直接用地址总线的高位地址中的某一位或几位直接作为存储器芯片的片选信号TtS）；

用地址线的低位实现对芯片的片内寻址。

例6.4某微机系统具有64KB寻址空间，用4片4KX8位的存储器芯片组成存储器系

统，芯片选择采用线选法。

硬件连接图（见图6-24）。

A”〜A为片内地址，口〜Am为片选地址,当—〜A12分别为。时对应片选信号有效,即

同一时间只有一位高地址有效。

线选法的优点：电路简单，选择芯片不需外加逻辑电路。

线选法的缺点：不能充分利用系统的存储器空间，地址空间不连续。

（本例中每个芯片所占的地址范围如图中数据线下方所示）。

2.全译码法

系统地址息线中除用于片内寻址以外的全部高位地址线参加译码，把译码器的输出信

号作为各芯片的片选信号，以实现片选。

例6.5某微机系统采用全译码法对由16KX8的芯片构成的64KX8的RAM进行片迄

系统的硬件的连接图（见图6-25）。

地址总线低位A”〜A。用作片内寻址直接连到4个芯片的地址输入端；

全部高位地址由5,A.输入到2-4译码器的输入端参加译码，产生4个片选信号，分别

连到4个芯片的片选端XS,实现片选。4个存储器芯片占用的内存地址空间分别是：

第1片：Ai5AM=00,地址范围为0000H〜3FFFH

第2片：A15AH=01,地址范围为4000H〜7FFFH

第3片：A15As=10,地址范围为8000H〜BFFFH

第4片：A15AM=11,地址范囿为COOOH〜FFFFH

全译码法的优点：

不浪费可利用.存储空间，并且各芯片所占地址空间是相互邻接，任一单元都有唯一

确定的地址。

全译码法的缺点：

对译码电路的要求较高，成本高。

3.部分译码法

将高位地址线中某几位（而不是全部）地址参加译码器译码，作为片选信号，仍用地

址线低位部分直接或者通过系统总线连到存储器芯片的地址输入端实现片内寻址。

例6.6一个具有64KB存储空间的存储器系统，包括2KRAM和8KROM,分别用1KX4

位的2114芯片和2KX8位的2716芯片组成。

需用4片2114芯片和4片2716芯片组成存储器系统(见图6-26)。

假定％5AM=00,则8个存储器芯片占用的内存地址空间分别是：

2716(1)：AnAiaAn=010,1000H〜17FFH

2716(2)：Ai3Al2An=Oil,1800H〜6FFH

2716(3)：A]3Al2Ali=100,2000H--27FFH

2716(4)：Ai3AwA”=101>28001k-2FFFH

2114(1)：A13A12Ali=110,3000H〜33FFH

2114(2)：A】3A1次“=111,3800b-3BFFH

地址重叠现象的分析：

某些地址线未参加地址译码会产生地址的重叠现象和地址不邻接的现象。

本例中

对于2716芯片,A”、AM没有参加地址译码,地址重叠区范围为8KBX4=32KB。

对于2114芯片，AM、AM和Ai。没有参加地址译码，地址重叠区范围为2KBX8=16KB。

四、存储器与CPU连接实例

例6.78088CPU与存储器的连接。

图6.27是8088微机系统的一个8位存储器子系统，该子系统中有4片2732EPROM芯

片组成16KB的ROM区；4片6116SRAM芯片组成8KB的RAM区，该存储器子系统共占24KB

的内存空间。图中地址线和数据线均来自于系统总线。

74LS138作为片选地址的译码器。(真值表、分析图中的连接。)

表6.274LS138的真值表

输入输出

ncRAYY•(>vYYYyY

0XXXXX11111111

X1XXXX11111111

XX1XXX11111111

10000011111110

10000111111101

10001011111011

10001111110111

11010011101111

11010111011111

11011010111111

11011101111110

4片2732芯片和4片6116芯片各自的地址范围可分析如下：