2026模数转换技术考试试题及答案

2026模数转换技术考试试题及答案1.单项选择题（每题2分，共20分）1.1在理想采样过程中，若输入信号最高频率为fₘ，则采样频率fₛ必须满足A.fₛ≥fₘ  B.fₛ≥2fₘ  C.fₛ≤2fₘ  D.fₛ=fₘ答案：B1.2一个12位ADC的量化步长为Δ，其满量程电压为2.048V，则Δ等于A.0.5mV  B.1mV  C.2mV  D.4mV答案：A1.3下列哪一项不是造成ADC积分非线性(INL)的主要原因A.比较器失调  B.参考电压温漂  C.采样保持孔径抖动  D.电阻串失配答案：C1.4对于逐次逼近型(SAR)ADC，其转换时间与位数n的关系近似为A.O(n)  B.O(n²)  C.O(log₂n)  D.O(1)答案：A1.5若ΔΣ调制器采用1位量化器，其过采样比OSR=64，理想信噪比提升为A.3dB  B.15dB  C.30dB  D.48dB答案：C1.6在流水线ADC中，级间增益误差主要影响A.微分非线性  B.积分非线性  C.偏移误差  D.增益误差答案：B1.7下列ADC架构中，最适合超低功耗传感器节点的是A.Flash  B.Pipeline  C.SAR  D.ΔΣ答案：C1.8若ADC输出码字为11001100(二进制偏移码)，其对应十进制值为A.76  B.204  C.−76  D.−204答案：C1.9在双斜积分ADC中，参考电压反向会直接导致A.积分斜率反向  B.转换时间加倍  C.量化噪声加倍  D.比较器失效答案：A1.10采用自校准技术后，ADC的哪一项误差可降至接近零点A.增益误差  B.偏移误差  C.微分非线性  D.量化噪声答案：B2.多项选择题（每题3分，共15分；多选少选均不得分）2.1造成ADC孔径抖动的物理根源包括A.采样开关热噪声  B.时钟驱动器相位噪声  C.衬底耦合  D.参考电压漂移  E.比较器亚稳态答案：ABC2.2下列技术可用于提高ADC线性度的有A.动态元件匹配  B.后台校准  C.斩波稳定  D.增加过采样比  E.采用冗余位答案：ABCE2.3关于ΔΣADC中噪声传递函数NTF，正确的有A.零点位于直流处  B.极点数等于调制器阶数  C.通带内增益越低越好  D.稳定性与阶数无关  E.可用FIR结构实现答案：BC2.4在SARADC中，以下哪些措施可降低DAC开关能耗A.分段电容阵列  B.单调切换算法  C.异步逻辑  D.提高参考电压  E.采用差分结构答案：ABC2.5关于时间交织ADC，正确的有A.通道间失调失配导致杂散  B.带宽失配可建模为FIR滤波器  C.时钟歪斜引起相位误差  D.通道数越多SNR一定越高  E.后台校准可消除增益失配答案：ACE3.填空题（每空2分，共20分）3.1理想N位ADC的理论信噪比SNR=________dB，表达式为________。答案：6.02N+1.76，S3.2若采样频率fₛ=1MHz，输入信号fᵢₙ=100.5kHz，则其折叠频率为________kHz。答案：100.53.3一个16位ADC，参考电压Vref=5V，其LSB电压为________mV。答案：0.0763.4在双斜ADC中，若积分时间T₁=20ms，参考电压Vref=2V，被测电压Vx=1V，则反向积分时间T₂=________ms。答案：103.5ΔΣ调制器稳定条件要求其噪声传递函数NTF的直流增益________1。（填>、=或<）答案：<3.6流水线ADC每级分辨率提高1位，则级数可________，但每级功耗________。（填增加/减少/不变）答案：减少，增加3.7采用自举开关可显著降低采样开关的________导通电阻，从而减小________失真。答案：非线性，谐波3.8时间交织ADC通道数为M，则理论上最大采样率可提高至单通道的________倍。答案：M3.9在SARADC中，若单位电容Cu=10fF，12位分段阵列共需________个Cu。答案：20483.10若ADC微分非线性DNL=+0.8LSB，则该码字宽度比理想________。（填宽/窄）答案：宽4.简答题（每题8分，共24分）4.1简述采样保持电路中孔径抖动对信噪比的影响机理，并给出定量公式。答案：孔径抖动Δt使采样时刻发生随机偏移，对正弦输入Vin(t)=Asin(2πft)，误差电压ΔV≈2πfAΔt，噪声功率Pₙ=(2πfA)²σ²ₜ/2，信噪比SNR=−20log₁₀(2πfσₜ)。可见抖动噪声随输入频率线性恶化。4.2说明ΔΣ调制器中采用高阶环路滤波器的优点与风险，并给出稳定判据。答案：优点：高阶NTF提供更高噪声整形增益，过采样比一定时信噪比提升(2L+1)3dB/倍频程。风险：相位裕度减小，易产生极限环振荡。稳定判据：Lee准则要求|NTF(z)|ₚₑₐₖ<1.5，且环路增益在通带内保持<0dB。4.3列举三种后台校准技术，并比较其硬件开销与收敛速度。答案：(1)相关性注入：注入伪随机序列，利用统计相关性提取误差，硬件开销小，收敛慢；(2)冗余通道比较：增加参考通道，实时比较误差，开销大，收敛快；(3)数字相关LMS：利用数字相关器更新校正系数，开销中等，收敛速度可调。5.计算题（共41分）5.1单极性SARADC校准（12分）一个12位单端SARADC，Vref=1.2V，单位电容Cu=20fF，阵列总电容Cₜ=4096Cu。由于刻蚀误差，最高位电容Cₘₛb=2.05·2048Cu。(1)计算该位对应的DNL与INL（LSB）。(2)若采用数字校准，需存储多少位校正系数？答案：(1)理想权重Wᵢ=2048LSB，实际权重Wᵢ′=2048×2.05=4198.4LSB，误差ΔW=50.4LSB。DNL=ΔW−1=49.4LSB，INL=∑ΔW=49.4LSB。(2)需存储12位系数字，系数位宽取16位，共12×16=192bit。5.2ΔΣ调制器SNR计算（13分）二阶1位ΔΣ调制器，OSR=128，输入信号带宽fB=20kHz，参考电压Vref=1V，输入幅值−3dBFS。(1)写出NTF表达式并计算带内噪声功率。(2)求理想SNR与动态范围DR。答案：(1)NTF(z)=(1−z⁻¹)²，带内噪声功率Pₙ=Δ²/12·π⁴/(5·OSR⁵)=1.03×10⁻¹⁰V²。(2)信号功率Ps=(0.707V)²/2=0.25V²，SNR=10log₁₀(Ps/Pₙ)=123.8dB，DR=SNR+3dB=126.8dB。5.3时间交织ADC失配补偿（16分）四通道时间交织ADC，单通道fs=100MS/s，通道增益失配分别为0dB、0.3dB、−0.2dB、0.1dB，输入fin=30MHz。(1)给出增益失配导致的杂散位置与幅度（dBc）。(2)设计一阶LMS校准环路，求收敛时间常数τ（采样周期数），设μ=2⁻¹⁰。答案：(1)杂散位置fs/4±fin=25±30MHz，即5MHz与55MHz；失配向量g=[1,1.035,0.977,1.012]，杂散幅度A=20log₁₀|mean(g·e^(j2πk/4))|−20log₁₀|g|mean=−54dBc。(2)环路方程gₖ₊₁=gₖ−μ·eₖ·xₖ，时间常数τ=1/(μ·Px)，输入功率Px=0.5，τ=1/(2⁻¹⁰×0.5)=2048周期。6.综合设计题（30分）设计一个用于5G中频接收机的14位250MS/s流水线ADC，要求：a)给出系统架构图，标明每级分辨率与级间增益。b)计算热噪声限制下的最小采样电容Cs，假设输入满量程1Vpp，目标SNR≥84dB，温度T=300K。c)若采用每级2.5位(含1位冗余)，共需多少级？给出数字校正位宽。d)估算总功耗，给出每级功耗分配比例。答案：a)采用12级2.5位/级，级间增益G=4，前端SHA‐less，配背景校准。b)热噪声功率Pn=kT/Cs，要求Pn≤(1Vpp/2√2)²/10^(84/10)=1.25×10⁻¹¹V²，解得Cs≥kT/Pn=3.