CN111985602B 神经网络计算设备、方法以及计算设备 （华为技术有限公司）

网络计算设备通过将卷积核和待执行卷积计算计算电路可以从第一存储阵列内读取卷积核和经网络数据在内存和神经网络计算节点之间的2第一存储阵列，包括多行多列动态随机存取存储器DRAM单元，第一计算电路，连接所述存储阵列，用于将所述输入数多个锁存器，每个锁存器的输入端连接一列DRAM单多个乘法器，每个乘法器的第一输入端分别连接一列D其中，在一次卷积计算过程中，所述多个乘法器分别用于第二计算电路，所述第二计算电路连接所述第一计算电路缓存器，连接所述求和电路，用于缓存所述求和电路的在多次求池化电路，所述池化电路连接所述缓存器，用于将所选择电路，所述选择电路的第一输入端用于连接所述池激活电路，连接所述选择电路的输出端，用于对所述选择电路的输3至少一个异或单元，每个异或单元的第一输入端连的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个元素述待执行卷积计算的输入数据中的一个元素的一个组合单元，所述组合单元的第一输入端连接所述至少一个控制器，用于接收卷积核以及待执行卷积计算的输入数据，并第一存储阵列，包括多行多列动态随机存取存储器DRAM第一计算电路，连接所述存储阵列，用于将所述输入数多个锁存器，每个锁存器的输入端连接一列DRAM单多个乘法器，每个乘法器的第一输入端分别连接一列D其中，在一次卷积计算过程中，所述多个乘法器分别用于第二计算电路，所述第二计算电路连接所述第一计算电路4缓存器，连接所述求和电路，用于缓存所述求和电路的在多次求池化电路，所述池化电路连接所述缓存器，用于将所选择电路，所述选择电路的第一输入端用于连接所述池激活电路，连接所述选择电路的输出端，用于对所述选择电路的输至少一个异或单元，每个异或单元的第一输入端连的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个元素述待执行卷积计算的输入数据中的一个元素的一个组合单元，所述组合单元的第一输入端连接所述至少一个接收卷积神经网络的任一网络层的卷积核以及待执行卷积计算将所述卷积核存储在第一存储阵列的第一行动态随机存取存储器DRAM单元中，其中，将所述输入数据存储到所述第一存储阵列中除所述第一行DRAM单元外的至少两行基于连接所述第一存储阵列的第一计算电路，将所述输入数据与将存储阵列中存储的所述卷积核存储在所述第一计算电路内的多个基于所述第一计算电路内的多个乘法器，将所述多个锁存器缓DRAM单元中的一行DRAM单元存储的所述输入基于所述第一计算电路内的多个加法器，将所述多个乘法器的输出结果进行加法运5在一次求和计算过程中，基于所述神经网络计算设备中第二计算电路内的求和电路，将所述多个加法器输出的所述一次卷积计算的结果6器工作频率要求较高时，连接处理器和DRAM数据总线带宽将不足以传输处理器要求的数[0007]本神经网络计算设备通过将卷积核和待执行卷积计算的输入数据存储在包括多7元素的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个储所述待执行卷积计算的输入数据中的一个元[0023]一个组合单元，所述组合单元的第一输入端连接所述至少一个异或单元的输出异或单元输出的数据与至少一个锁存器输出8元素的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个储所述待执行卷积计算的输入数据中的一个元9[0044]一个组合单元，所述组合单元的第一输入端连接所述至少一个异或单元的输出异或单元输出的数据与至少一个锁存器输出[0048]将所述输入数据存储到所述第一存储阵列中除所述第一行DRAM单元外的至少两中的每一个DRAM单元分别用于存储所述多行DRAM单元中的一行DRAM单元存储的个锁存器缓存的卷积核与所述多行DRAM单元中的一行DRAM单元存储的所述输入数据执行素的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个元所述待执行卷积计算的输入数据中的一个元素的射、卷积特征(convolvedfeature)等，特征图是卷积神经网络中每个层输入和输出的数表征卷积神经网络识别的特征图所属的类别，或者第N个层输出的特征图可以包括多个特核、权重核等。卷积核可以看作一个具有扫描窗口的权重矩阵，权重矩阵包括多个权重[0092]为了便于理解卷积神经网络中每一次的计算过程，参见图2所示的本发明实施例提供的一种卷积神经网络的层计算的示意图。图2中的大长方体为卷积神经网络某一层待用于存储卷积核，该存储阵列中的至少两行DRAM单元用于存储待执行卷积计算的输入数次卷积计算用于将该卷积核与该至少两行DRAM单元中的一行DRAM单元中存储的输入数据[0094]第一存储阵列可以是DRAM中的子阵列(subarry)，DRAM单元可以是子阵列中的单元(cell)。多个DRAM单元可以排列成一行DRAM单元，每一行的DRAM单元与一条字线(word取DRAM单元中存储的数据或者向DRAM单元中写电后电荷的多少(电势高低)分别对应于二进制数据0和1，一个DRAM单元可以用于存储0或1，由于一个权重可以用至少一个二进制位的数值表示，因此，一个权重可以用至少一个备可以通过列解码器和行解码器激活任一字线上连接的DRAM单元和任一位线连接的DRAM地址和激活的列地址相交于一个DRAM单元所在的位置处，从而可以实现对DRAM单元的寻[0098]在一些实施例中，第一存储阵列还可以包括至少一个初级感应放大器(primarysenseamplifier，PSA)以及至少一个二级感应放大器(secondarysenseamplifier，SSA)，一个PSA的输入端连接一列DRAM单元，以对DRAM中的存储元件存储的电荷量进行放存储任一网络层内的卷积核和待执行卷积计算的输动子区间计算过程进一步分解为3*3的卷积核在4*4的扫描窗口上进行4次滑动。将每一次滑动后扫描窗口覆盖的区域视为一个子特征图，每个卷积核会对每一个子特征图进行卷卷积核中的一个元素的一位数值；多个乘法器，每个乘法器的第一输入端分别连接一列于将该多个锁存器缓存的卷积核与该多行DRAM单元中的一行DRAM单元存储的输入数据执高位，从而可以用一行中的两个DRAM单元存储权重3，相应地，也可以采用一行中的多个一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个元素的核中的一个元素与待执行卷积计算的输入数据中的电路中的多个加法器输出的该一次卷积计算的一次卷积计算的结果与第一输入端输入的N次卷积计算的求和结果进行相加处理，求和电输出端向求和电路的第一输入端输出T1＝T0+S1，当求和电路的第二输入端再一次输入的的一个输入端口1输入的8bit数据为一个第一计算电路的输出数据，输入端口2输入的[0124]在对池化电路进行介绍之前，以图9所示的本发明实施例提供的一种池化计算过池化电路对缓存器中输出的数据16个32bit数据进行循环比较，可以得到一个32bit的数计算设备中实现，当该神经网络计算设备完成神经网络最后一个网络层中的计算过程时，[0128]为了进一步说明神经网络计算设备中第二计算电路在进行计算时的过程，以图8的逻辑电路框图加法器通过SSA将卷积核每一次卷积计算的结果输出至第二计算电路内的[0129]当第一存储阵列的规模是1024x1024时，一个第一存储阵列内可以有16个加法树用于向其他设备输出神经网络最后一个网络层输元素的一位数值与所述至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个储所述待执行卷积计算的输入数据中的一个元[0152]一个组合单元，所述组合单元的第一输入端连接所述至少一个异或单元的输出异或单元输出的数据与至少一个锁存器输出的网络结构和权重值，然后，计算机设备再用编译器(compiler)对应用场景原始数据(图经网络计算设备会自动进行计算，计算完成后通过中断把消息发给计算机设备处理器基于编程语言(language)对原始数据等进行编译，将编译的结果发送给计算设备的驱动络层可以是神经网络中的任意一层。待执行卷积计算的输入数据可以分为多组输入数据，每一层的卷积核与上一层的输出数据的位置关系，获取多组待执行卷积计算的输入数据，一个卷积核可以对应至少一组待执行卷积计算[0165]1404、神经网络计算设备将该输入数据存储到该第一存储阵列中除所述第一行图16是本发明实施例提供的一种部署计算数据的示意图。从图16中的第一存储阵列可知，核1和子特征图1就会对应起来，也可以视为卷积核1的扫描窗口进行一次滑动后覆盖了子时，神经网络计算设备可以通过写操作向内存地址xxxx所对应的DRAM单元内的电容充电，设备中存储的目标列表，该目标列表用于存储该第一存储阵列中各个DRAM单元的故障情的多个锁存器中，每个锁存器用于缓存对应列的DRAM单元中存储的卷积核中的一个元素，该第一行DRAM单元中的每一个DRAM单元分别用于器缓存的卷积核与该多行DRAM单元中的一行DRAM单元存储的该输入缓存的卷积核中的一个元素的一位数值与该至少两行DRAM单元中的一行DRAM单元中存储的输入数据中的一个元素的一位数值进行异或，其中，该至少两行DRAM单元中的每一个DRAM单元分别用于存储该待执行卷积计算的输入数据中的一个元素少一个异或单元输出的数据与至少一个锁存[0185]以步骤52中的示例为基础，将D0*W0、D1*W输入D3*W2以及D4*W3输入至多个加法[0195]在一些实施例中神经网络计算设备可以不执行步骤1407-1408所示的过程，而可以直接对最终的卷积结果进行激活操作(步骤1410)，而有些实施例需要执行骤1407-1408经网络不是同一个神经网络，则需要重新将目标卷积神经网络映射神经网络计算设备中，[0201]本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件