CN113178418B 半导体器件和形成半导体器件的方法 （台湾积体电路制造股份有限公司）

US2018190796A1,2018.US2013248950A1,2013.US2020127109A1,2020.空气间隔件在由垂直方向和第一水平方向限定2空气间隔件，在与所述第一水平方向不同的其中，所述栅极结构包括不设置为与空气间隔件相邻的第二述第一部分是第一晶体管的一部分，所述栅极结构的所述第二部分是第二晶体管的一部其中，所述栅极结构的所述第一段属于第一类型的晶体管，所3在衬底上方形成栅极结构，其中，所述栅极结基于所述分析，确定应当在其中形成空气间隔件的所述集成电路布区域中的晶体管器件具有比位于所述第二区域中的晶体在所述栅极结构上方形成图案化的硬掩模结构，其中，所述通过所述开口实施蚀刻工艺以通过至少部分去除所述第一介电间隔件来形成所述空所述分析包括分析位于所述集成电路布局设计的多个区域中19.根据权利要求14所述的方法，其中，所述第二介电间隔件不受所述蚀刻工艺的影4的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关[0003]例如，已经开发出形成具有低介电常数的栅极间隔件(诸如空气间隔件)的方与所述第一水平方向不同的第二水平方向上设置为与所述栅极结构的第一部分相邻，其5[0009]图2A是根据本发明的各个方面的在制造的各个阶段的FinFET器件的实施例的截[0010]图2B是根据本发明的各个方面的在制造的各个阶段的FinFET器件的实施例的顶[0011]图3和图3A至图7是根据本发明的各个方面的在制造的各个阶段的FinFET器件的直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部接触的形式形成的实施例，并且可以包括其中可以在部件之间介入额外部件从而使得部件以易于理解本发明的一个部件与另一部描述数值或数值范围时，该术语旨在涵盖在包括数值的合理范围内的数值，诸如在数值的尺寸范围。FET或三维鳍式FET(FinFET)。本发明的一方面涉及作为半导体器件制造的一部分形成高k6[0021]在制造FinFET结构期间，可以形成气隙(称为空气间隔件)代替设置在栅极结构[0023]参考图1，示出了示例性FinFET器件10的立体图。FinFET器件结构10包括N型FinFET器件结构(NMOS)15和P型FinFET器件结构(PMOS)25。FinFET器件结构10包括衬底[0024]FinFET器件结构10还包括在Z方向上从衬底102延伸并且在Y方向上被间隔件105构104还包括外延生长材料120，其可以(连同鳍结构104的部分一起)用作FinFET器件结构[0025]隔离结构108(诸如浅沟槽隔离(STI)结构的)形成为围绕鳍结构104。在一些实施7极介电层(未示出)。栅电极110可以包括多晶硅或金属。金属包括氮化钽(TaN)、镍硅多个介电层115以形成栅极间隔件，并且可以根据本发明去除一些栅极间隔件以形成空气[0031]图2A示出了鳍结构104的部分以及生长在鳍结构104上的外延层120。层间介电[0033]栅极间隔件结构250设置在栅极介电层106的侧壁上。栅极间隔件结构250可以通8[0035]在一些实施例中，空气间隔件270可以通过去除可以最初形成的代替空气间隔件551上方形成包括栅极介电层106和栅电极110的栅极结构。栅极介电层106和栅电极110每[0038]根据本发明的各个方面，形成空气间隔件270涉及使用光刻工艺以图案化硬掩模9一些可以是用于NFET的鳍结构，而这些鳍结构104A-104F中的其他一些可以是用于PFET的[0041]介电间隔件层300在Z方向上垂直设置在隔离结构108上方和鳍结构104A-104F上[0042]介电间隔件层300也是设置在图2A的介电间隔件260和介电间隔件280之间的介电硬掩模层320，并且在硬掩模层320上方形成硬掩模层330。硬掩模层310具有与栅电极110置为存在于硬掩模层330和硬掩模层320之间。在一些实施例中，硬掩模层330和硬掩模层些实施例中包括湿蚀刻工艺或在其他实施例中包括干蚀刻工艺。由三层光刻胶350的顶层中使用第一类型的蚀刻剂，并且第二类型的蚀刻剂可以用于蚀刻硬掩模320。在任何情况[0049]现在参考图5，对半导体器件200实施BARC去除工艺420以去除底层360的剩余[0051]现在参考图7，对半导体器件200实施空气间隔件形成工艺480。在硬掩模层310-[0052]去除介电间隔件层300产生空气间隔件270。空气隔离件270可以至少部分暴露鳍空气间隔件270的独特物理特性中的一个是其可以具有边界500，边界500具有垂直分量[0053]由于使用硬掩模层310-330限定空气间隔件270，因此可以形成这样的垂直边界的空气间隔件形成工艺不使用硬掩模来限定[0054]垂直边界500A存在是因为对于需要它们的器件选择性形成了空气间隔件270，但工艺以形成空气间隔件可能导致对某些器件组件(例如，空气间隔件下面的STI结构)的未[0057]图8示出了半导体器件200的IC布局的部分的示意性局部顶视图。图8帮助示出如个包括具有类似于栅极电极110的金属栅电极和类似于上面讨论的高k栅极介电层106的高k栅极介电层的HKMG栅极结构。为了简单的原因，本文没有分别或单独示出栅极结构580-文件和/或其他数据文件也可以指示与不同区域中的晶体管器件相关的应用程序类型。基于该信息，生成光刻掩模以实施限定用于空气间隔件形成的区域的硬掩模层(诸如硬掩模的在区域600内的部分属于具有空气间隔件的益处远大于风险的器件，例如它们可以属于[0066]图10是根据本发明的实施例的在制造阶段的半导体器件200的简化的示意性局部[0067]图11是根据本发明的实施例的在制造阶段的半导体器件200的简化的示意性局部270。换句话说，空气间隔件270设置在栅极结构580/581/582和介电栅极间隔件280之间。ILD210位于介电栅极间隔件280之间。外延层120在Y方向上设置在相邻的栅极结构之间，[0069]图12示出了根据本发明的方面以提供应为其形成空气间隔件的器件的实例的简输出端电连接至反相器M3的输入端，并且反相器M3的输出端电连接至反相器M1的输入端，[0070]图13示出了以提供不需要形成本发明的空气间隔件的器件的实例的SRAM器件的[0071]上拉晶体管PU1和下拉晶体管PD1的漏极耦接在一起，并且上拉晶体管PU2和下拉晶体管PD2的漏极耦接在一起。晶体管PU1和PD1与晶体管PU2和PD2交叉耦合以形成第一数感兴趣的产品的产品工程师；实体706表示工程师，诸如控制工艺和相关方案的处理工程[0076]每个实体可以与其它实体交互，并且可以向其它实体提供和/或从其它实体接收[0077]集成电路制造系统700实现了实体之间的交互以用于集成电路(IC)制造，以及IC制的区域中实现协作和信息访问。由IC制造系统700提供的另一种能力可以集成诸如计量理工具中的计量工具从在线或现场测量中启用晶圆[0081]图15是示出根据本发明的另一实施例的制造半导体器件的方法900的流程图。方[0083]方法900包括通过开口实施蚀刻工艺以通过至少部分去除第一介电间隔件来形成工艺在空气间隔件和第一介电间隔件的未去除部分之间形成垂直边界。在一些实施例中，掩模，从而使得由硬掩模结构限定的开口对应于IC布局设计的第一区域而不是第二区域。的优势对于所有实施例都是需要的。一个优势是可以显著降低栅极结构摆动或塌陷的风沿栅极结构的整体延伸。另一优势是可以防止或减轻对诸如STI的其他器件组件的未如预具有与所述第二介电间隔件和所述第三介电间隔件不同的材和第二介电间隔件每个在第一水平方向上延伸。在栅极结构上方形成图案化的硬掩模结例中，所述分析包括分析位于所述集成电路布局设计的多个区域中的晶体管器件的类型，域中的晶体管器件具有比位于所述第二区域中的晶体管器件更快的速度。在一些实施例中，所述蚀刻在所述空气间隔件和所述第一介电间隔件的未去除部分之间形成垂直边界。案化的硬掩模结构包括至少形成第一硬掩模层和形成在所述第一硬掩模层上方的第二硬改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领