数字电路实验指导书

《数字重路》

试验指导善

福州大阜物信阜院

重子信息工程系

目录

第壹章数字重路试验的基本知识..........................错误!

未定义书签。

1.1数字集成雷路...................................错误!

未定义书签。

1.2数字试验......................................错

误!未定义书签。

第二章数字重路试验...................................错

误!未定义书签。

试验壹常用甯子仪器的使用.........................错误!

未定义书签。

试验二门雷路的逻辑功能测试及功能转换..............错误!

未定义书签。

试验三SSI组合逻辑雷路的设计.....................错误！

未定义书签。

试验四MSI组合逻辑雷路的设计.....................错误！

未定义书签。

试验五畴序逻辑雷路的设计.......................错误！

未定义书签。

试验六555集成定期器及其应用...................错误!

未定义书签。

第三章数字重路^程设计.............................错误!

未定义书签。

考果程设计1：交通灯逻辑控制重路设计................错误!

未定义书签。

ai程设计2：拾翻二运算雷路设计....................错误!

未定义书签。

程设计3：数字雷子钟逻辑雷路设计................错误!

未定义书签。

附录部分集成重路引脚图...............................37

第壹章数字甯路试验的基本知识

1.1数字集成雷路

数字雷路分集成雷路（ic-IntegratedCircuit）和分立元件两种。分立元件是

将晶体管、雷阻等元器件用导线在线路板上连接起来的雷路；而集成甯路则是将

上述元器件和导线通谩半导体制造工艺做在壹块硅片上而成卷壹种不可分割的整

体甯路。

数字集成雷路就是完毕数字逻辑功能的集成‘重路。集成‘重路按集成度可分卷

小规模集成雷路（SSI）、中规模集成甯路（MSI）、大规模集成甯路（LSI）和超

大规模集成'重路（VLSI）。试验中常常用的是中、小规模集成'霞路，小规模集成

重路重要是某些门雷路，中规模集成雷路重要是数据选择器、计数器等数字重路。

中、小规模数字重路常兄的是TTL雷路和CMOS雷路。试验中重要采用TTL的

74系列甯路作卷试验用器件。

数字IC器件有多种封装方式，卷了教擘以便，在试验中所用的74系列器件

封装选用双列直插器件。下图1.1.1是双列直插封装的正面示意图。

pin口nnnn।

）

1234567

□□nu□uu

图i.i.i双列直插式封装图

双列直插封装有如下特黠：

i.彳筐左面看，器件壹端有壹种半圆的缺口，道是正方向的襟志。缺口下边的引

脚号卷1,引脚号按逆畴针方向增是，图中的数字表达引脚号。双列直插封装IC

引脚偃I数有14、16、20、24和28等。

2.双列直插封装器件有两列引脚。引脚之间的间距卷2.54mm,两列引脚之间距

离有宽（15.24mm）、窄（7.62mm）两种。两列引脚之间的距离可以做较小变化,

但引脚间距不能变化。将器件插入试验台上的插座中去或者彳徒插座中拔出畤要小

心，不要将器件引脚搞弯或折断。

3.74系列器件壹般在右下角的最终壹种引脚是GND,左上角的引脚Vcc。例如,

14引脚器件引脚7是GND,引脚14是Vcc；20引脚器件引脚10是GND,引脚

20是Vcc。但也有例外的，因此使用ICH寺要先看清引脚图，找封雷源和地，防止

因接线金昔误导致器件损土裳。

注意：不能带雷拔、插器件，拔、插器件只能在关断雷源的状况下暹行。

1.2数字试验

伴随集成雷路的广泛应用，壹般采用的试验方案使用接插式通用底板和双列

直插式集成元件，通谩接插的方式迤行试验。

1.2.1试验准备

实践证明，试验前的准备工作做得与否充足，封试验能否顺利完毕以及能否

优试验中有所收获有很大影响。卷了体现准备工作与否充足，壹般规定试验前害

写试验预习汇报。预习汇报不壹样于正式汇报，没有规定的善写格式和规定，只

要自己看得懂就行了。规定尽量简洁、思绪清晰、壹目了然，内容以试验重路图

（试验雷路图就是在逻辑图的输入输出端注上器件的管脚排列序号）卷主，附以

简要的文字阐明和记录成果数据的图表。根据验证性试验和设计性试验的不壹样,

准备的侧重黠和规定有所不壹样。

1.验证性试验

验证性试验指试验内容、试验甯路等大多是预先指定的。封此类试验，试验

者要预先弄情试验目的和详细规定，封试验成果、试验中也言午出王兄的说象、预先

做出分析和估计。

2.设计性试验

设计性试验指根据试验目的及详细规定，由设计者自已设计甯路以及试验的

详细环节，此类试验可培养阜生独立设计能力，做此类试验前要注意如下几黠：

(1)熟悉所使用器件的逻辑功能、使用条件和引脚图；

(2)迤试验室前按规定设计好试验雷路，并画出试验雷路图。

1.2.2试验谩程

壹、雷路的连接

1.插IC器件

(1)首先要认清方向，凹槽朝左，引脚按逆畤针排列，1脚在左侧第壹种位置。

注意不要插反，否则壹接甯源就畲烧壤IC器件。

(2)将IC器件插究竟板上畤要注意封准，引脚间隔与底板插孔间隔相似，插入

诗用力要轻，不要壹下子插紧，待确定管脚和插孔位置壹致彳爰，再稍用力插牢，

以防IC器件管脚弯曲或折断。

2.布线

(1)导线规定

布线用的导线直径应和通用底板插孔直径相壹致，不适宜太粗或遇细；导线

最佳用色线以区别不壹样用途。导线的剥^壹般以5—7mm卷宜，剥^不容^弯

曲。

(2)布线次序

布线最佳有次序地迤行，以免导致漏接。布线畤先将固定雷平的端黠接好，

如雷源线、地线、门雷路的多出端或试验谩程中壹直不变化的输入端等，il些连

线要尽量短某些；然彳灸按信号流向次序布线。

(3)布线规定

A.布线晨度不适宜太晨，最佳贴近底板；

B.防止导线互相交叉，更不要覆盖插孔，切忌导线跨越器件的上空；

C.壹种插孔只能插壹根导线，不容^插两根导线；

D.封的布线的底板应使甯路清晰、整洁，道样不仅曾提高甯路的可靠性，也

便于检查和排除故障、更换器件等;

E.在接试验甯路之前，要封所有器件暹行功能验证，保证所有器件都是有效

的，道壹步封试验的顺利暹行至关重要，不可忽视；

F.封于大型试验，使用器件较多，道畤可以把试验分卷若干独立的部分，逐

壹布线、调试，最终再连接起来调试运行；

G.卷防止干扰，每用6彳固集成器件，雷源线要加接壹种1〜10〃F的旁路'重

容通地。

二、雷路测试及其故障排除

1.数字雷路测试

数字甯路测试大体上分卷静态测试和勤态测试两部分。静态测试是条合定数字

甯路若干组静态输入值，测试数字甯路的输出值与否封的。数字甯路线路接好彳灸

来，把线路的输入接雷平^关输出，线路的输出接'雷平指示灯，按功能表或状态

表的规定，变化输入状态，观测输入和输出之间的关系与否符合设计规定。

在静态测试的基础上，按设计规定在输入端加勤态脉冲信号，观测输出端波

形与否符合设计规定，道是勤态测试。我相号所波及的大多只是静态测试。

2.数字雷路的故障查找和排除

在试验中，富重路不能完毕预期的逻辑功能畤，就称重路有故障。导致故障

的原因是多方面的，大体可归纳卷如下几种方面：器件故障、接线金昔误、设计金昔

误和测试措施不封的。

（1）器件故障

器件故障是器件失效或器件接插冏题引起的故障，表目前器件工作不封的，

如试验IC器件使用不妥、^误应用或功能不正常，试验仪器（试验箱）或通用底

板不正常。卷防止器件失效，规定接插器件畤壹定要注意凹槽朝左，先封齐再用

力，使用之前先迤行功能验证。

（2）连线金昔误

连线金音误是常见的^误，据有人记录，在教阜试验中，约有70%以上的故障

是由接线金昔误引起的。

A.连线金昔误原因

忘掉接器件的雷源和地；连线与插孔接触不良；连线^多次使用彼，有也^

外面塑料包皮完好，但内部线断；连线多接、漏接、金昔接；连线遇房、谩乱导致

干扰。

B.接线籍误现象

接线金昔误导致的现象多种多样，例如器件的某偃I功能块不工作或工作不止常,

器件不工作或发热，雷路中的壹部分工作状态不稳定等。

C.处理措施

a.熟悉器件的功能及其引脚号，懂得器件每低I引脚的功能；

b.器件的II源和地壹定要接封、接好，检查连线和插孔接触与否良好；

c.检查有辗金音接、多接、漏接，检查连线中有瓢断线。

重要的是连线前要画出'甯路连接图，按图连接，不要凭记忆随想随接；接线

畴要规范、整洁，尽量走直线、短线，以免引起干扰。

（3）设计金昔误

重路设计金昔误自然畲导致与预想的成果不壹致，原因是封试验规定没有理解

透，或者封所用器件的原理没有掌握，或者是试验雷路自身所固有的如组合雷路

的冒险瑰象。道就规定在设计畤要理解试验规定，掌握试验线路原理，精心设计。

初始设计完毕彳爰壹般应封设计迤行优化，最终画出逻辑图及接线图。

（4）测试措施不封的

若不发生前三者金昔误，试验壹般曾成功。但测试措施不封的也曾引起观测金昔

误。例如，壹种稳定的波形，用示波器观测，而示波器没有同步，则导致波形不

稳的假象。因此要孥曾封的使用仪器、仪表，尤其是示波器的应用。

在完毕布线彳爰，封所有的连线复查壹遍是有益的。简朴检查重源和地与否接

好，输入能否加到试验雷路上，输出能否显示等。常试验中发成果与预期不壹

致畤，应仔细观测现象，冷静思索冏题所在。

（1）首先检查仪器、仪表与否封的使用；

（2）在封的使用仪器、仪表的前提下，按逻辑组和接线图逐层查找冏题所在。壹

股优发现冏题的地方，壹级壹级向前测试，测试雷路的输入、输出罢占的0—1状态,

直到找到故障的初始发生位置；

（3）在故障的初始处，首先检查连线与否封的，确认辗误彳及，检查器件引脚与否

所有封的插谨插座中，有舞引脚折断、弯曲、^插冏题；

（4）确认融上述冏题彳灸，取卜器件测试，以检查器件好壤，或者直接换壹种好器

件；

（5）若器件和连线都封的，则需要考虑设计冏题。

1.2.3试验汇报

试验结束彳及需要撰写试验汇报，道是壹项重要的基本功训练，绝不是壹种形

式上的需要。通谩撰写试验汇报，回忆试验谩程、船试验成果、加深封基本理

论的认识和理解。试验汇报要写在规定的汇报纸上，所有的图形、表格都必须用

直尺、曲线板绘制。汇报的内容重要包括如下几种部分：

1.试验目的；

2.试验仪器、器件；

3.试验内容、环节、线路，包括方框图、状态图或真值表、文字阐明逻辑图等：

4.试验数据记录；

5.试验成果分析讨论、心得体曾等。

第二章数字甯路试验

试验壹常用雷子仪器的使用

壹、试验目的

I.理解AEDK-labDEC型数字II路试验箱的构造，并掌握它的使用措施

2.掌握RIGOL-DS1042C型示波器测量多种脉冲波形参数的使用措施

3.理解和熟悉集成雷:路器件的引线排列及其使用措施

4.熟悉门雷路的逻辑功能及其测试措施

二、试验仪器

1.AEDK-labDEC型数字雷路试验箱

2.RIGOL-DSIO42c型示波器

3.葛用表

4.器件：74LS002输入端四与非门1片

74LS862输入端四异或门1片

三、试验内容

1.观测示波器机内校准信号(Up_p=3V,f=lKHz),调整示波器，使示波器屏

幕上至少显示两倜完整周期，垂直方向显示至少两格波形。画出脉冲波形并注

明幅度、周期和脉宽。

2.观测数字雷路试验箱内脉冲源lOKHz的输出脉冲信号波形。画出波形并注明

幅度、周期和脉宽。

3.用示波器测量数字甯路试验箱的‘重压值，注意示波器用DC耦合方式，画出波

形并注明幅度。

4.测量门雷路的逻辑功能

(1)将“与非门”74LS00插入试验箱芯片槽上(注意：凹口朝左)，14脚接+5V,

7脚接地，并把两值I输入端接试验箱的逻辑^关KI、K2,输出端接发光二极管（Li〜

Ll2任意壹种）。

（2）按照表2.1.1不壹样的输入组合，记录封应的输出信号，成果填入表2.1.1。

（3）按同样的措施，验证74LS86的逻辑功能，并记录，表格与2.1.1同。

表2.1.1与非门真值表

输入输出

ABY

00

01

10

11

四、试验预习规定

1.画出74LS00、74LS86的管脚图，列出试验内容的记录数据表格。

五、试验汇报规定

1.用坐襟纸画出试验内容1、2和3的脉冲波形，并注明幅度、周期、占空比。

2.74LS00.74LS86的管脚图，并列出功能表。

试验二门雷路的逻辑功能测试及功能转换

壹、试验目的

1.掌握门雷路的逻辑功能及其测试措施

2.掌握门雷路之间的功能转换措施

3.掌握特殊门'看路的特性分析和设计

二、试验仪器和器件

1.AEDK-labDEC型数字雷路试验箱

2.RIGOL-DSIO42c型双踪示波器

3.苗用表

4.器件:

74LS002输入端四与非门1片

74LS862输入端四异或门1片

74LS125三态输出的四冬眼线缓冲门1片

三、试验内容

I.测试与非门和异或门雷路的逻辑功能；

2.用三他I与非门构成壹种或门甯路；

3.用异或门构成非门雷路；

4.测试三彳固异或门构成甯路的输出；

5.测试三态门的逻辑功能。

6.测试用异或门和与北门构成重路的输出。

四、试验遇程及措施

I.测试与非门和异或门雷路的逻辑功能，注意所有门都得测（环节同试验壹）。

2.用与非门实现或门功能，测试重路如图2.2.1所示，测试成果记录于表221。

3.用异或门实现非门功能。

自拟函数式、雷路图和登记表格，完毕测试。

4.测试图2.2.2三低I异或门构成'甯路的输出，成果填入表2.2.2。

图2.2.1与非门实说或门测试甯路图2.2.2异或门测试重路

表2.2.1与非门实现或门测试输出

输入输出

ABY

00

01

10

11

表2.2.2异或门重路测试输出

输入输出

1245ABY

0000

1100

1011

1001

0001

5.测试三态门的逻辑功能

(1)三态门74LS125低雷平有效，富豆=0畤导通，后=1畤截止处在高阻态。成

果填入表223。

(2)功能分析。=三态门截止处在高阻态，输出状态由1B端的输入确

定，如图2.2.3所示，分别测常1B=1和1B=O畤，Z的输出重压（用示波器测）。

表223三态门功能表

输入输出

EAY

0

0

1

0

1

1

74LS12574LS00

74LS12574LS00

图2.2.3三态门逻辑功能分析

6.测试图2.2.4异或门和与非门构成雷路的输出，成果填入表2.2.4。

表2.2.4图2.2.4甯路测试输出

ABCSD

000

001

010

011

100

101

图224异或门和与非门构成的电路

110

111

五、试验预习规定

1.复习门甯路的逻辑功能并写出逻辑函数体现式。

2.熟悉所用集成雷路的引线位置及各引线用途并画出管脚图（参附录）。

3.画好试验用雷路图和表格。

六、试验汇报规定

1.列出各逻辑门的功能表，写出体猊式并画逻辑图，檄上管脚号。

2.写出门甯:路转换的体猊式，画出转换雷路图，城合出测试数据。

3.回答冏题:

（1）怎样判断门雷路逻辑功能与否正常？

（2）若与非门壹种输入端接持续脉冲，其他端叶么状态畤容言午脉冲通遇？什么状

态畤严禁脉冲通谩？

（3）异或门又称可控反相器,尚可?

（4）试分析三态门的输出成果。

试验三SSI组合逻辑甯路的设计

壹、试验目的

掌握用SSI构成组合逻辑雷路的设计措施和功能测试措施

二、试验仪器

1.AEDK-labDEC型数字甯路试验箱

2.葛用表

3.器件：

74LS002输入端四与非门2片

74LS862输入端四异或门1片

三、试验原理

用SSI设计组合逻辑雷路的壹般措施：

（1）分析设计规定，确定输入和输出变量，并确定其逻辑关系；

（2）列真值表；

（3）画卡诺图化简，写出逻辑体现式；

（4）画逻辑图，确定元器件清军；

（5）组装雷路；

（6）测试功能与否符合设计规定。

四、试验内容

1.用八偃1二输入与非门设计4人表决甯路。常四偃I输入端中有三10以上“1”畤,

输出卷“1”，规定采用八值I二输入与非门暹行设计。画出逻辑图，通谩试验

验证功能。

2.用与非门设计壹种壹位二迤制大小比较甯路。画出逻辑图，通谩试验验证功

能。

3.设计壹种能优4处分别控制通道灯亮灭的控制雷路。画出逻辑图，通谩试验

验证功能。

4.用八他与非门设计壹种2线-4线变量译码器，规定输出低'雷平有效。画出逻

辑图，通谩试验验证功能。

5.设计壹种格雷码转换成4位二暹制代码雷路。画出逻辑图，通谩试验验证功

能。

五、试验i®程

1.表决重路设计。设计遇程:

（1）根据设计规定列真值表

表2.3.1四变量表决甯路的真值表

ABCDY

00000

00010

00100

00110

01000

01010

01100

01111

10000

10010

10100

10111

11000

11011

11101

11111

（2）用逻辑代数法，由真值表得到逻辑函数的二输入端与非输入的化简式

Y=ABCD+ABCD+ABCD+ABCD+ABCD

=ABC+ABD+ACD+BCD

=(A8+C0(AC+8。)

=^AB+CD)(AC+BD))

=(((^)(CD)).((AC)(BD))1)

(3)用74LS00实现上面的逻辑式，最终实现四位表决ft路。(规定自己画雷路图

并验证。注意：每他门都要先测试功能与否封的)

2.壹位二暹制大小比较重路的设计，规定自己写出设计谩程，画出雷路图并验证。

3.通道灯亮灭控制雷路，规定自己写出设计谩程，画出雷路图并验证。

4.2线-4线变量译码器重路，规定自己写出设计谩程，画出甯路图并验证。

5.格雷码转换成4位二暹制代码'重路，规定自己写出设计谩程，画出甯路图并验

证。

六、试验预习规定

1.复习组合逻辑雷路设计措施和环节。

2.画出四人表决雷路的功能表、重路图。

3.画出壹位二迤制大小比较重路的功能表、雷路图。

4.画出通道灯亮灭控制雷路的功能表、甯路图。

七、试验汇报规定

1.画出试验重路图，整顿试验数据、表格。

2.女留系吉SSI路的设计措施。

试验四MSI组合逻辑II路的设计

壹、试验目的

掌握用MSI构成组合逻辑雷路的设计措施及其功能测试措施

二、试验仪器

I.AEDK-labDEC型数字'建路试验箱

2.葛用表

3.器件：

74LS1518选1数据选择器1片

74LS1383线-8线译码器1片

74LS204输入端二与非门1片

74LS04六反相器1片

三、试验原理

用MSI设计组合逻辑甯路，壹般采用功能块的设计思绪，它不象小规模集成

重路先迤行逻辑设计然彳爰选用元件，而是在方案框图确定彳爰，先确定所需的中规

模集成块，然彳爰再根据详细重路块暹行块间组合。各偃I集成块内的雷路已是按照

最佳设计制作，因此可免除^多繁琐工作。

四、试验内容

1.数据选择器74LS151功能测试

74LS151是八选壹数据选择器，有两倜互非的输出端，壹种选通管S,S=1

诗正常输出；S=0畤，输出Y=0。

2.设计壹种查找壹年12（0月中哪些月份有31天的甯路，若该月有31天，输出

篇1,否则输出卷0。画出逻辑图，并验证功能。

3.运用74LS151设计三变量（A、B、C）表决雷路，同步A具有否决权，画出

逻辑图，并验证功能。

4.译码器74LS138功能测试

74LS138是3线一8线译码器，3值I输入端，8他输出端，3彳固输入控制端，常

输入控制端耳=1、&=邑=()畤正常输出；否则，输出全卷1,不能译码。

5.用74LS138和与非门设计壹种壹位全减器，画出逻辑图，并验证功能。

五、试验谩程

1.根据74LS138和74LS151的功能表测试芯片的逻辑功能。

2.运用74LS151实现31天月份检查雷路

(1)根据设计规定列真值表，如表2.4.1所示。

(2)将A、B、C连接到74LS151地址端，D端由74LS151数据输入端输入，Y

控制输出，＞Y=1畤，表大月，否则卷小月。注意：A、B、C次序应常是彳性高

位到低位；同步注意选通管S=l。

3.带否决权三变量表决II路的设计，规定自己写出设计遇程，画出雷路图并验证。

4.壹位全减器雷路的设计，规定自己写出设计谩程，画出雷路图并验证。

表2.4.1大月检测甯路的真值表

月份ABCDY

10001

20010

30011

40100

50101

60110

70111

81000

91001

1()1010

111011

121100

六、试验预习规定

1.复习组合逻辑雷路设计措施和环节。

2.根据试验内容设计并画出题目规定的实现重路图。

3.弄清74LS151和74LS138的逻辑功能和管脚排列次序。

七、试验汇报规定

I.画出试验重路图，整顿试验表格。

2.余恩系吉MSI路的设计措施。

3.比较用MSI和SSI构成组合逻辑‘重路的优缺陷。

试验五畤序逻辑甯路的设计

壹、试验目的

1.熟悉集成触发器构成同步计数器的措施及其功能测试措施

2.掌握集成计数器构成任意迤制计数器的措施及其功能测试措施

二、试验仪器

I.AEDK-labDEC型数字雷路试验箱

2.RIGOL-DSIO42c型双踪示波器

3.葛用表

4.器件：

74LS161四位二暹制同步加法计数器1片

74LS112双JK触发器1片

74LS194A四位双向移位寄存器1片

74LS204输入端二与非门1片

74LS082输入端四与门1片

三、试验原理

1.用触发器构成同步计数器属畤序甯路的设计范围，壹般采用下列环节：

（1）根据设计规定画出原始状态图；

（2）简化状态，即合并某些等价的状态；

（3）选择状态编码，确定触发器类型、数目；

（4）求状态方程和输出方程；

（5）求驱勤方程、

（6）画逻辑图。

2.用集成计数器构成任意谨制（M）计数器的措施

（1）复位法

复位法是运用集成计数器的复位端（清零端赤）构成任意迤制M计数器的

措施。环节:

A.写出第M状态的二暹制形式SM;

B.写出复位体现式赤，壹般是以SM中出1的状态卷变量；

C.画出实JTS：路。

（2）置数法

置数法是运用集成计数器的预置控制端（同步置数端1万）构成M谨制计数

器的措施。置数的数据输入端D3D2DQ0卷Mit制计数的起黠，可以是计数状态

图中的最小数、最大数或中间数。

四、试验内容

1.检测74LS161功能和74LS194A功能。

2.用74LS161构成12迤制计数器，设计甯路并验证，画出状态转换图。

3.用74LS194A构成7迤制计数器，设计'雷路并验证，画出状态转换图。

4.检测JK触发器功能，测量成果填入功能表中（表格自拟）。

5.用JK触发器构成同步三迤制加法计数器，用示波器观测波形，并记录波形。

（1）先用试验箱上的1Hz信号或罩脉冲作卷脉冲输入，用指示灯观测与否

卷三迤制。

（2）指示灯观测封的的前提下，用双踪示波器观测波形，脉冲输入选择

IKHz,记录CLK、触发器输出Qi和Q。三值I波形的幅度、周期及其封

应关系。

五、试验预习规定

1.复习触发器构成同步计数器和集成计数器构成任意迤制计数器的措施。

2.弄清74LS16I和74LS112的逻辑功能和管脚排列次序。

3.完毕本试验所规定的逻辑设计内容，并画出JK触发器的功能表。

六、试验汇报规定

1.整顿试验重路、试验成果，并迤行分析。

2.热恩系吉畤序雷路的设计遇程。

试验六555集成定期器及其应用

壹、试验目的

1.熟悉掌握555集成定期器的功能及其使用措施

2.掌握用555集成定期器构成多谐振荡器、罩稳态触发器等应用重路的措施

二、试验仪器

I.AEDK-labDEC型数字雷路试验箱

2.RIGOL-DSIO42c型双踪示波器

3.葛用表

4.器件:

555定期器1片

霜阻、霜容若干

三、试验内容

1.按555的功能表验证555定期器功能，并记录(表格自拟)。

2.用555定期器构成多谐振荡器，输出约IKHz频率的波形，用示波器观测输出

波形，并与理论值迤行比较。

3.用555定期器构成单稳态触发器，合理选择罩稳态输入信号的频率及脉宽，用

示波器观测波形，测出脉宽Tw,并与理论值比较。

四、试验谩程

由555定期器构成的多谐振荡器、罩稳态触发器分别如图2.6.1(a)、(b)所示。

1.图2.6.1(a)中，其周期7BO.7(R+2RW)C,可以彳隹示波器上观测脉冲波形的

变化，用示波器观测输出波形V。和甯容的充放重波形Vc,记录波形的高下甯平、

占空比、周期。并与理论值迤行比较(注意：要记录所使用甯阻、重容的大小)。

2.|?|2.6.1(b)中，在Vi端输入壹种负跃变的窄脉冲，则在输出端输出延畤卷

Tw=l.lRiC的正脉宽信号。用试验箱上1Hz〜1MHz的脉冲信号作卷Vi输入，调

整Vi的频率，用示波器观测输出波形、霜容的充放雷波形以及输入信号波形之间

的封应关系并画出，测出脉宽Tw。记录重容充放雷波形中充重部分高下霜平、＜

源甯压，并与理论值比较。

注意：Vo上升沿和V1的下降沿相封应，而Vc充重的起止应常与V。的高重

平同步。在上面的两他试验中，示波器都规定DC耦合方式。

5.1KQ

5.1KQ

0.1JLIF

图261(a)多谐振荡器(b)罩稳态触发器

五、试验预习规定

I.复习555集成定期器的工作原理、外引线排列和功能表。

2.复习由555定期器构成的上述多种应用甯路的工作原理及工作波形。

3.计算参数Tw的理论值。

六、试验汇报规定

1.画出各试验甯路和试验波形，并记录试验数据。

2.分析理论值和试验值的误差卷多少？

第三章数字重路^程设计

II程设计1:交通灯逻辑控制雷路设计

壹、简述：

卷了保证拾字路口的串辆顺利、畅通地通遇，往往都采用自勃控制信号灯来

迤行指挥。其中缸灯（R）亮，表达该条道路严禁通行；黄灯（Y）亮表达停事；

绿灯（G）亮表达容^通行。交通灯控制雷路的系统框图如图3.1.1所示：

图3.1.1交通灯控制器系统框图

二、设计任务和规定

设计壹种拾字路口交通信号灯控制器。基本规定如下：

I.满足图3.1.2次序工作流程。图中设南北方向的缸、黄、绿灯分别卷NSR、NSY、

NSG,束西方向的缸、黄、绿灯分别卷EWR、EWY、EWG。它优的工作方式有

些必须是并行迤行的，即南北方向绿灯亮，束西方向缸灯亮；南北方向黄灯亮，

束西方向铝：灯亮；南北方向缸灯亮，束西方向绿灯亮；南北方向缸灯亮，束西方

向黄缸灯亮。

2.应满足两倜方向的工作畤序：即束西方向亮缸灯畤间应等于南北方向亮黄、绿

灯畤间之和，南北方向亮缸灯畤间应等于柬西方向亮黄、绿灯畤间之和。畤序工

作流程图3.1.3所示。图3.1.3中，假设每低1罩位畤间卷3秒，则南北、束西方向

绿、黄、缸灯亮畤间分别15秒、3秒、18秒，壹次循环卷36秒。其中缸灯亮的

诗间卷绿灯、黄灯亮的畤间之和。

图3.1.2交通灯次序工作流程图

3.拾字路口要有数字显示，作卷畤间提醒，以便人伸更直观地把握畤间。详细悬:

常某方向绿灯亮畤，置显示屏卷某值，然彳为以每秒减1计数方式方式工作，直至

减到数卷“0"，拾字路口缸、绿灯互换，壹次工作循环结束，迤入下壹步某方向

地工作循环。例如：富南北方向^^灯转换成绿灯畤，置南北方向数字显示卷18,

并使数显计数器^始减“1”计数，常减到绿灯灭而黄灯亮畤，数显的值应卷3,

常减到“0”，畤，此畤黄灯灭，而南北方向的灯亮；同步，使得柬西方向的绿

灯亮，并置柬西方向的数显卷18。

4.扩展功能：

（1）灯的转换可以手勒调整，夜间卷黄灯闪耀。

（2）用LED发光二极管模拟汽隼行驶It路。常某壹方向绿灯亮畤，道壹方向的

发光二极管接通，并壹种壹种向前移勤，表达汽卓在行驶；常碰到黄灯畤，移位

发光二极管就停止，而谩了拾字路口的移位发光二极管继续向前移勤；缸灯亮日寺,

则另壹方向转卷绿灯亮，那么，道壹方向的LED发光二极管就始移位（表达造

壹方向的申辆行驶）。

三、可以使用的器件

74LS164（8位移位寄存器）

74LS161（4位二暹制加法计数器）

74LS74（双D触发器）

74LS04（六反相器）

74LS00（2输入端四与非门）

74LS08（2输入四与门）

CC4511（显示译码器）

LED（共阴极）

555定期器

若干雷阻、霜容

四、设计方案提醒

根据设计任务和规定，参照交通灯控制器的逻辑雷路重要框图3.1.1,设计方

案可以彳隹如下几部分暹行考虑。

1.秒脉冲和分频器

因拾字路口每倜方向绿、黄、缸灯所亮畤间比例分别卷5：1：6,因此，若

选4秒（也可以3秒）卷一罩位畤间，则计数器每计4秒输出一他脉冲，秒脉冲用555

定期器构成的多谐振荡器实壬兄，并通谩触发器分频实垣4秒（或其他规定期间）的

罩位畤问。

2.交通灯控制器

由波形图可知，计数器每次工作循环周期卷12,因此可以选用12迤制计数器。

计数器可以用罩触发器构成，也可以用中规模集成计数器。适裹我何选用中规模

74LS164八位移位寄存器构成扭环形12迤制计数器。

3.显示控制部分

显示控制部分，实际是一低1定期控制雷路。富绿灯亮畤，使加法计数器^始

工作（用封方的缸灯信号控制），每来一他I秒脉冲，使计数器加1,直到计数器绿灯

灭而停止。译码显示可用七段泽码器，显示屏用LED显示屏，计数器采用74LS16L

4.手勤/自勤控制，夜间控制

道可用一选择^关迤行。置^关在手勤位置，输入军次脉冲，可使交通灯处

在某壹位置上，关在自重力位置畤，则交通信号灯按自勤循环工作方式运行。夜

间畴，将夜间^关接通，黄灯闪亮。

5.汽聿模拟运行控制

用移位寄存器构成汽事模拟控制系统，即常某壹方向绿灯亮畤，则绿灯亮“G”

信号，使该路方向的移位通路打而富黄、^灯亮畤，则使该方向的移位停止。

五、^程设计准备规定

1.查阅有关资料，理解74LS164、74LS74、74LS16KCC4511>LED、555等芯

片的功能和管脚排列图。

2.设计出交通灯控制器各模块重路图（含所用元件参数）和^^路图。其中规定

期襟重路的输出信号频率卷IHzo巡行试验畤必须携带完整雷路图。

3.按照给定的芯片设计甯路。

六、调试阐明

调试畤先完毕基本功能，若畤间容言午再迤行扩展功能的设计。设计的甯路调

试在面包板上迤行，调试峙程青注意:

1.先测试集成雷路与否正常。

2.集成雷路器件的插接和布线措施。

3.雷路测试需注意的冏题：

（1）插接集成器件畤，使器件的缺口端朝左方，先封准插孔的位置，然彳发用力将

其插牢，防止集成器件管脚折断或弯曲。

（2）布线H寺，注意导线不要太是，最佳贴近底板并在集成器件的周围走线，牢记

导线跨越集成器件的上空，杂乱的在空中搭成网状。数字甯路的布线应整洁美观,

适样既提高雷路的可靠性，又便于检查排除故障或更换器件。

（3）导线的连接次序：先接固定甯平端，如雷源正极一缸线，地线一黑色导线，

门雷路的多出输入端及雷平固定的某些输入端（如触发器的控制端JK端等），然

彳爰按照雷路中信号的流向次序封所划分的军元重路逐壹步线、调试，最终将各军

元连接起来。

七、程设计^汇报

写女恩余吉汇报是封阜生写科阜论文和科研系吉汇报的能力训练。^结汇报包括如

下内容：

1.汇报名称

2.内容摘要（＜300字）

3.设计内容及规定

4.方案比较，画出系统框图，确定使用的方案。

5.罩元重路设计、参数计算和器件的选择（含器件功能表）并阐明覃元重路工作

原理。

6.画出完整的甯路图

7.安装调试内容，包括：

（1）使用的重要仪器和仪表；

（2）调试甯路的措施和技巧；

（3）测试的数据和波形，并与计算成果比较分析；

(4)调试中出现的故障、原因及排除措施。

8.2球吉设计雷路的特黠和方案的优缺陷，提出深入的改善意冕和未来的发展。

9.列出所用的元器件

10.列出参照文献

程设计2：拾翻二运算It路设计

壹、简述

人凭在向计算机输送数据畤，首先把拾迤制数变成二壹拾暹制数码即BCD

码，运算器在接受到二-拾迤制数码彳灸，必须要将它转换成二迤制数才能参与运算。

适种把拾迤制数转换成二暹制数的程称卷“拾翻二”运算。

例如：125f［0001,0010,0101］二.抬71111101］二。

拾翻二运算的谩程可以由下式看出：

125=［（0X10拾1）X10拾2］X10+5

适种措施归纳起来，就是反复造样的运算：

NX10拾SfN

其中N卷既有数（高位数），S卷新输入数（较N低壹位的数），N的初始值取

“0”，二壹拾暹制数码是由高位^始逐位输入的，每输入壹位数暹行壹次造样的

运算，直至最低位输入，算完卷止。

拾翻二运算的实现措施彳隹运算式NX10+S来看可分两步。如措施壹：

第一步N乘10,即NxlO=Nx2+Nx8

［第二步加S,即1ON+S

措施二：

第一步N乘5,即Nx5=Nx4+N

［第二步乘2再力口S,即5Nx2+S=10N+S

由于一迤制数乘“2”，乘“4”，乘“8”，只要在一迤制数背面补上壹种

“0”，两彳固“0”，或三彳固“0”就可以了，因此运用il彳固性质可以有多种措施实

猊乘“10”运算。

在实识运算的两他1环节中，均有加法运算。因此就要二次用到加法器（全加

器）。实现的雷路可以用壹种全加器分二次来完毕，也可以用两彳固全加器壹次完毕,

故实猊拾翻二运算的雷路也各有不壹样。

拾翻二运算'雷路的框图如图3.2.1所示。

图3.2.1拾翻二运算重路框图

二、设计任务和规定

用中小规模集成甯路设计拾翻二运算逻辑甯路，详细规定如下:

1.具有拾翻二功能。

2.能完毕三位数拾谨制数到二谨制数的转换。

3.能自勤显示拾迤制数及二港制数。

4.移位寄存器选用八位移位寄存器。

5.具有手勤和自勤清零功能。

三、可以使用的器件

74LS74（双D触发器）4

74LS147（10线・4线编码器）1

74LS164（8位移位寄存器）2

74LS283（4位加法器）2

74LS194（4位双向移位寄存器）1

74LS133（13输入端与非门）1

74LS08（2输入端与门）1

74LS04（非门）2

74LS32（2输入端或门）1

四、设计方案提醒

根据^^的任务和规定，我凭先设计拾翻二运算甯路。拾翻二运算卷10N+S

fN的谩程，因此，根据图3.2.1的框图可得出两种措施实现拾翻二的逻辑框图L

框图如图3.2.2和图3.2.3所示。图中，全加器E可选用74LS2834位全加器,

暹位触发器尸展选用D触发器，乘“2”,乘“4”,乘“8”运算也可以用D触发

器。

寄存器人和Js是用来寄存二逛制数字的，且可以实现移位功能，道裹可选用

74LS164八D串人并出移位寄存器作卷J、，J、的位数是八位的，且最高位卷符号

位。工可以选用4位可预置数双向移位寄存器74LS194。

卷使拾暹制转换成二-拾迤制数，it凄可选用数据编码器来完毕il壹任务，如

74LS147(10-4线BCD码优先编码器)。

(a)(b)

图3.2.2实垣10N+S框图之壹

(a)实垣10N框图(b)实现10N+S

二迤制数字的显示可以用LED发光二极管指示，拾逛制数字的显示用七段LED

译码码，罩字显示。

数据的自勤运算，需要壹种控制器，造控制器实际上就是给人、Js发自勤运算

的移位脉冲信号。根据移位寄存器的字房卷8位，则控制器要发8彳固移位脉冲信

号给移位寄存器。数据的自勃置数，由壹种脉冲控制，在输入数据畤产生。壹次

运算系吉束彳灸，有关寄存器及乘“2”，乘“4”，乘“8”等触发器需要暹行清零,

也要壹种脉冲，其畴序如图3.2.4所示。

图3.2.3实现10N+S框图之二

(a)实IS5N框图(b)实IS5NX2+S

-_n_n_n_n_n_n_n_n_n_n_

置数脉冲_|I__________________

移位运算nnnnnnnn

清零脉冲L

图3.2.4畤序波形图

五、^程设计准备规定

1.查阅有关资料，理解7心74、741^147、7心164、741^283>74LS194、74LS133、

74LS08、74LS04.74LS32、555等芯片的功能和管脚排列图。其中部分可以在附

录中找到，其他部分可以上网查找，规定将所有管脚图画出备用。

2.设计出拾翻二运算甯路各模块甯路图(含所用元件参数)和^^路图，迤行试

验畤必须携带完整重路图。

3.按照^定的芯片设计雷路。

六、调试阐明

调试H寺先用试验箱上1Hz作卷脉冲信号，在重路调试成功的基础上再增是频

率，测试本设计系统的频率合用范围。功能实琨彳奏若畤间容^可再运用555构成

多谐振荡器产生的脉冲信号迤行测试。设计的雷路调试在面包板上迤行，调试注

意事项同^程设计1中的调试阐明。

七、程设计结汇报

同^程设计1。

程设计3：数字II子钟逻辑雷路设计

壹、简述

数字重子钟是壹种用数字显示秒、分、畤、日的计畤装置，与老式的机械钟

相比，它具有走畤精确、显示直观、辗机械传勃装置等是处，因而得到了广泛的

应用：小到人俨I平常生活中的甯子手表，大到率站、码58、机埸等公共埸所的大