可编程片上系统PSOC设计指南

第1章PSoC设计导论

Chapter1DesignIntroductionofPSoC第1章PSoC设计导论

--前言Cypress公司的可编程片上系统(ProgrammableSystem-on-a-Chip,PSoC)将微控制器、可编程逻辑阵列、模拟可编程阵列等资源集成在单芯片上，为电子系统的设计带来了前所未有的机遇。本部分主要介绍以下内容：微控制器基础PSoC基本概念；PSOC3和PSOC5器件概述。第1章PSoC设计导论

--前言

在微控制器基础部分，介绍微控制器基本概念和功能、数据和指令的处理；在可编程片上系统PSoC概述部分介绍PSoC的发展、PSoC技术特点、设计重用技术。在PSOC3/5概述部分介绍了PSoC3/5的功能和特点；PSoC3/5的引脚分布；PSoC3/5器件分类和资源。从“系统”角度把握SOC技术的本质

第1章PSoC设计导论

--微控制器基础

微控制器是指带有外设的微处理器系统，比如台式电脑的CPU，它是一个微处理器系统。微控制器将响应来自I/O引脚、定时器、通信等的输入，同时通过对信息进行操作控制来产生合适的输出信号。

I/O引脚使的微控制器能读取来自其它设备的按钮和状态信息，同时I/O引脚也能够输出信号用来打开灯、运行电机和驱动显示设备。定时器、通讯模块和数/模转换模块能使微控制器执行特殊的任务，比如与PC机进行通讯，读取温度信息等。第1章PSoC设计导论

--微控制器基础从微观上说，微控制器是一个集成了成千上万电子开关的设备。正如编程的人目的是为了将复杂的操作简化为逻辑和算术运算来完成任务那样，微控制器的设计人员必须决定使用什么电子设备来完成这些任务，比如，晶体管，FET和二极管等。大多数的微控制器工作在二进制系统下，比如1和0，高和低，开和关。Cypress的微控制器系统称为PSoC，那是因为它包含了足够的资源，几乎不需要外部的电路。典型的“积木式”结构

微控制器基础

--微控制器的涵义

CPU：是系统的大脑，中央处理单元（CentralProcessingUnit,CPU）知道如何和各种不同空间的存储器交换（读或写）信息。执行一些逻辑指令，最基本和最通用的有：加、减、逻辑OR、逻辑AND、逻辑XOR、移位Shift、移动Move和复制。一些处理器可能执行更加复杂的操作，但这些操作都是由最基本的操作得到的。微控制器基础

--微控制器的涵义CPU由一些子系统构成，在这些子系统中最重要的是程序计数器（ProgramCounter,PC），指令译码器和算术逻辑单元（ArithmeticLogicUnit,ALU）部分。

PC指向Flash存储器的指定地址，然后返回指令和数据。专用逻辑将使用PC来确定Flash中的哪个字段将被送到指令译码器中。指令译码器包含译码逻辑，这些逻辑将对从Flash返回的数进行“翻译”，用来确定程序将执行的指令，这些指令将“告诉”CPU下一步将做什么。微控制器基础

--微控制器的涵义CPU不但能进行运算，也能修改程序运行的地址。如果指令将被改变执行的位置，那么PC将加载新的地址，并且从指向Flash新的地址位置的地方执行程序。如果指令需要CPU执行一些运算，那么相关的数将送到ALU单元中。

CPU也能根据所接收到的指令对外设进行控制。微控制器基础

--微控制器的涵义Cache：从位置和速度上说，高速缓存Cache最靠近CPU。Cache有时直接集成在同一芯片内。但并不是必须放在同一个硅片上，只是放在同一个封装内。

RAM：从速度来说，RAM其次，RAM是随机访问存储器的缩写。需要说明的是，这个词语已经失去了它的原本含义，这是由于现在大部分的存储器都能够以任何顺序进行访问。

HardDrive：从速度来说，是系统中最慢和最大的存储部分。它用来保存程序，并且是非易失性的。微控制器基础

--数据和指令的处理

在PSoC1/3/5中，有不同的指令集，所有的程序最后都要分解成这些预定义的指令集中的指令。如果对PSoC使用C语言进行编程，C语言编译器将C语言分解成这些预定义的指令。这些指令包含基本的逻辑和算术操作。这些指令中还有一些更复杂的指令，比如加、减、乘和比较操作。CPU内包含逻辑模块用来完成这些复杂的指令，而不需要将这些复杂的指令分解为简单的指令。微控制器基础

--数据和指令的处理

C语言描述机器指令汇编助记符功能F=C+DE508MOVA,0x08将数据空间地址为0x08的内容送给A2509ADDA,0x09将数据空间地址为0x09的内容和A相加后送给AF50AMOV0x0A,A将A的内容送到地址为0x0A的数据空间

指令作为被编码的值保存在存储器中。编程人员不需要知道描述这些指令的值。汇编器接受助记符，这些助记符是用来表示指令的缩写。这些指令有一个或多个操作数。操作码描述加、移位或程序的执行顺序等。通常情况下，第一个操作数为目的操作数，而其它操作数被认为是源操作数。如果指令用来改变程序执行的位置，那么操作数必须包含所要执行程序的新的地址。可编程片上系统PSoC概念

--PSoC的发展

由于持续的要求嵌入式系统具有更多的功能、更好的性能和灵活性，因此传统上的嵌入式系统的设计方法已经不适应这种要求（严重挑战）。具有典型代表的是传统的单片机，当选择一种单片机用于满足某种功能需求时，对于另一种要求却“无能为力”。所以，只能是“专用”，即一种单片机解决一个需求。但是，这样需要消耗大量的人力和物力来重新研制满足不同要求的产品，并且延长了产品的上市时间。可编程片上系统PSoC概念

--PSoC的发展

随着半导体工艺的不断发展，越来越多的半导体厂商在一个单芯片上提供了大量不同的IP软核和硬核资源。这些软核和硬核可以在任何时间进行升级，典型的有Cypress公司的PSoC3/5可编程片上系统芯片，该芯片提供了MCU、大量的数字和模拟可编程阵列等。

Xilinx公司基于MicroBlaze软核和PowerPC硬核处理器的片上可编程系统解决方案。这些可编程的片上系统实现结构，充分利用IP的复用功能，一方面，大大缩短了系统的开发时间；另一方面，同一平台能应用在很多领域，提高了平台的资源复用率。可编程片上系统PSoC概念

--PSoC的发展

这种结构同时还使设计人员可以优化系统吞吐量和开发周期，提供前所未有的软件和硬件协同设计的灵活性，这种灵活性主要体现在设计人员能够权衡软件和硬件设计的实现方法。这种协同性不同于传统的嵌入式系统的协同设计，虽然以前也使用软件和硬件的协同设计，但是在实现级别上基本上还是使用大量的分离的设计流程。比如，硬件设计人员制定硬件设计规范，软件设计人员制定软件设计规范。这样就导致对问题截然不同的理解，而且对设计团队提出了很高的要求。可编程片上系统PSoC概念

--PSoC的发展

更进一步的说，PSoC平台，集成了传统的硬核处理器（8051或者ARMCortex-M3）、片上总线、大量不同的模拟和数字I/O设备和接口标准、定制的硬件加速处理器，以及混合的定制的总线或点对点的拓扑结构，以提高系统的性能。在PSoC的层次上，其应用领域比传统的单片机的范围已经大大扩宽了，它不再是传统意义上的MCU，而是一个带有MCU的完整的数/模混合系统。可编程片上系统PSoC概念

--PSoC的发展

当传统的单片机发展到PSoC阶段后，设计的复杂度也不断的提高，硬件和软件设计在PSoC平台上都显得十分重要。而且由于PSoC集成了大量的总线和不同的接口结构等，因此也需要系统设计和系统结构方面的经验。可编程片上系统PSoC概念

--PSoC的技术特点1、定制基于PSoC嵌入式系统的设计人员可以很灵活地选择所要连接的外设和控制器。因此，设计人员可以设计出一个独一无二的外设，这个外设可以直接和总线连接。对于一些非标准的外设，设计人员很容易的使用PSoC内嵌的UDB（UniversalDigitalBlock，UDB）阵列实现。比如，设计人员很容易的在PSoC上设计出多个UART接口的嵌入式系统，而这些在传统的单片机和嵌入式系统是无法实现的。因此，在PSoC平台中，向这样类似的配置是很容易实现的。可编程片上系统PSoC概念

--PSoC的技术特点2、降低元件成本由于基于PSoC平台的嵌入式系统的功能多样性，以前需要用很多元件才能实现的系统，现在可以使用一个PSoC芯片实现。比如，辅助I/O芯片或协处理器与现有的处理器之间的连接。减少在设计中所使用的元件的数量，不但可以降低元件的成本，而且可以大大缩小电路板的尺寸，提高系统的可靠性。可编程片上系统PSoC概念

--PSoC的技术特点3、硬件加速选择PSoC的一个重要的原因就是，PSoC能在硬件和软件之间进行权衡，使嵌入式系统达到最大的效率和性能。比如，当算法是嵌入式系统软件性能的瓶颈时，一个使用FPGA定制的协处理器引擎能用来实现算法，这个协处理器通过专用的，低延迟的通道与嵌入式处理器连接。使用现代的硬件设计工具，很容易的将软件瓶颈转向硬件处理。可编程片上系统PSoC概念

--设计重用技术

很多年前，设计重用技术就已经提出来作为一个正在完成项目（从时间和预算方面）的一个必要的部分。这并不是一个新的思想，设计重用的目的就是使得一个设计不需要修改（或者尽可能少的修改）可以在不同的平台之间使用。实际上，到目前为止，设计重用都没有完全实现，通常的做法是单纯的硬件（微处理器核，可重用的IP核外设，硬件加速器等）或者软件（RTOS，协议栈，实时库等等）的复用，而不是全部软件和硬件的复用。可编程片上系统PSoC概念

--设计重用技术

设计重用的思想非常吸引人，但是目前标准的解决方式仅仅是迫使在项目的另一部分加入“定制”的开发，这不能根本上解决问题。可编程片上系统PSoC概念

--设计重用技术

使得IP核重用利益最大化的方法是将软件和硬件作为“同等地位”的“合作者”，不需要使得软件或硬件的任何一方需要了解对方的具体实现过程。实现这个目的的方法是，在定义硬件IP核的时候，要考虑到软件和开发工具，这样在应用程序和硬件之间的接口就非常方便、高效，同时，彼此不需要“深入了解对方”。可编程片上系统PSoC概念

--设计重用技术Cypress的PSoCCreator开发平台很好的实现了设计重用的思想，并将其变为现实，即在生成硬件IP时，也同时提供了相应所需要的软件API函数，这样使得设计更容易运行，以更快的速度完成，更加容易维护和便携。可编程片上系统PSoC概念

--设计重用技术

当使用HDL语言开发IP核时，对其进行综合、仿真、验证、编写测试平台、编写文档。应该为IP核的使用者在IP核开发工具中提供相同的工具，这个工具就是当用户在他的设计中例化所需要使用的IP核时，为每个例化的IP核生成相应的应用程序接口（ApplicationInterface,API)函数。可编程片上系统PSoC概念

--设计重用技术

在PSoCCreator中支持这样的功能。

PSoC3/5由嵌入式的处理器（8051或Cortex-M3）、可编程的数字阵列和高精度的模拟资源构成。

PSoCCreator软件充分的显示出其强大的设计重用功能，即硬件模块或者元件能用API函数进行封装来简化软件的开发，同时加速设计过程。可编程片上系统PSoC概念

--设计重用技术PSoCCreator提供原理图捕获接口，在原理图界面内，设计者通过从模拟和数字元件库中拖拽元件来创建设计。一个元件由一个在原理图界面内可见的符号或者其它原理图的实现构成。当设计者建立（build）设计时，软件就根据元件的名字产生相应的API函数。PSoCCreator内的元件都是参数化的，那些重要的设置选项，比如UART中的流控制和波特率，通过参数化图形设置很容易将那些不必要的功能根据设置选项从实现中删除。可编程片上系统PSoC概念

--设计重用技术下面给出一个例子来说明IP核设计和软件API函数的“定制”。可编程片上系统PSoC概念

--设计重用技术

使用PSoCCreator软件工具创建UART_1和UART_2两个例化的IP核。

UART_1支持Tx和Rx，中断模式，硬件的发送使能信号tx_en信号(用于RS-485)；而UART_2是一个简单的实现，即在轮循方式下输出数据流。

在后一种情况下，PSoCCreator不创建用于读数据、中断，检查Rx状态和缓冲区管理的API函数，这样可以减少混乱和错误的产生。可编程片上系统PSoC概念

--设计重用技术

通过参数化的设置，PSoCCreator也支持交叉结构。比如在PSoC5的UART有较大的缓冲区，并且从GetBufferSize()中返回值，比如可选择是一个字符或者一个短值（8位1-255，32位1-65535），同时保证其在8051结构中是有效的。如图1.3，通过使用宏定义中断例程，允许在任何编译器中使用相同的代码。图1.3中断代码的重用可编程片上系统PSoC概念

--设计重用技术

在系统的头文件中定义了宏；在8051编译器中（ARM的Keil）识别定义”_C51_”，并且中断关键字添加到函数定义中。对于ARMGNU编译器（CodeSourcery），”_GNUC_”定义保证删除不必要的关键字。PSoC3器件概述

--PSoC3功能和特点PSoC3器件概述

--PSoC3功能和特点PSoC3包含的主要部件有：8051CPU子系统；非易失性存储子系统；编程，调试和测试子系统；输入和输出；时钟资源；电源；数字子系统；模拟子系统；PSoC3器件概述

--PSoC3功能和特点数字子系统为整个PSoC3提供了一半的可配置能力。通过数字系统互联（DigitalSystemInterconnect，DSI）从来自外设的数字信号连接到任意引脚。它通过小的、快速的、低功耗的UDB阵列提供了灵活的功能。PSoC3器件概述

--PSoC3功能和特点PSoCCreator提供了预建立和测试的标准数字外设库（UART，SPI，LIN，PRS，CRC，定时器，计数器，PWM，AND，OR等），并将其映射到UDB阵列。设计者可以很容易的通过在图形化的设计界面中使用布尔原语来创建数字电路。每个UDB包含可编程的阵列逻辑（ProgrammableArrayLogic，PAL）和可编程逻辑设备（ProgrammableLogicDevice，PLD）。同时，和小规模的状态机引擎一起支持不同的外设。PSoC3器件概述

--PSoC3功能和特点

除了提供灵活的UDB阵列外，PSoC也提供了可配置的数字块用于指定的功能。对于PSoC3这些块包含最大四个16位的定时器，计数器和PWM块；I2C从设备、主设备和多主设备；全速USB和CAN2.0b。

PSoC3器件概述

--PSoC3功能和特点模拟子系统为整个PSoC3系统提供了另一半的可配置能力。所有的模拟性能基于高精度的绝对电压参考。配置模拟子系统包括：模拟交叉开关；比较器；电压参考；模拟-数字转换器（ADC）；数字-模拟转换器（DAC）；数字滤波器模块（DFB）；

所有的GPIO引脚通过使用内部的模拟总线能布线模拟信号到/出芯片。这允许芯片接口最大62个离散的模拟信号。

PSoC3器件概述

--PSoC3功能和特点

模拟子系统的核心是高精度的、可配置的Σ-ΔADC，其特征包括：小于100uV偏置；增益误差0.2%；积分非线性误差（INL）小于1LSB；差分非线性误差（DNL）小于1LSB；在16位模式下，信噪比（SNR）高于90dB；ADC的输出可选择送到数字滤波器模块DFB，可以使用DMA而不需要CPU干预。设计者通过配置DFB来实现IIR和FIR数字滤波器或者用户定制的功能。DFB能实现最多64阶滤波器。DFB能在一个时钟周期能执行48位乘-累加操作。PSoC3器件概述

--PSoC3功能和特点提供最多四个高速电压或电流DAC支持8比特输出信号，最高速度达到8MSPS。这些信号能布线到任意GPIO引脚。设计者能使用UDB创建更高分辨率电压PWMDAC输出模块。最高速度达到48kHz。每个UDB内的数字DAC支持可编程宽度的PWM，PRS，或者Σ-Δ算法。PSoC3器件概述

--PSoC3功能和特点

除了支持ADC，DAC和DFB外，模拟子系统提供多个：可供使用的的运算放大器；可配置的开关电容（SwichedCapacitor,SC）/连续时间（ContinuousTime，CT）块。这些块支持：互阻放大器（电流-电压）可编程增益放大器混频器其他类似的模拟元件；PSoC3器件概述

--PSoC3功能和特点（Flash）PSoC3的非易失性子系统由Flash，字节宽度可写的EEPROM和非易失性的配置选项构成。提供最大64KB的片上Flash。

CPU能对Flash的每个块重新编程和使用启动代码。设计者可以使用纠错码ECC用于高可靠性的应用。

PSoC3提供了强大的安全保护措施，用于保护非法的读写操作。

PSoC3上提供了最大2KB字节可写的EEPROM，可以用于保存应用数据。

PSoC3器件概述

--PSoC3功能和特点（IO端口）PSoC3种类型的I/O是非常灵活的。所有的I/O在POR的时候可以设置多种驱动模式。PSoC3通过Vddio引脚，提供了最多四个I/O电压域。每个GPIO都有模拟I/O，LCD驱动，CapSense，灵活的中断产生，抖动率控制和数字I/O的能力。PSoC3器件概述

--PSoC3功能和特点（IO端口）

当作为输出时，PSoC上的SIO允许独立于Vddio设置Voh。当SIO为输入模式时，输出为高阻状态。SIO非常适合应用于I2C总线，即当总线上有其它设备，而PSoC没有上电的情况。SIO也有大电流驱动能力用于LED的驱动。SIO可编程的输入门槛特性能使SIO作为通用的模拟比较器。

对于全速的USB，USB接口也提供了USBIO。当不使用USB时，这些引脚被用于有限的数字功能和芯片编程。PSoC3器件概述

--PSoC3功能和特点（时钟）PSoC3提供了灵活的内部时钟生成器。内部主振荡器IMO是系统的主时钟基准（3MHz的精度为±1%）,IMO的频率范围3MHz-62MHz。从主时钟频率产生多个衍生时钟来满足应用的要求。

PSoC3提供了相位锁相环PLL，其最高时钟频率可以达到67MHz。它也包含了一个独立的低功耗的内部低速振荡器ILO，用于休眠和看门狗定时器。一个32.768kHz的晶振用于实时时钟RTC应用。PSoC3器件概述

--PSoC3功能和特点（供电）PSoC3供电子系统的特点：PSoC3支持宽范围的电压,范围从1.71V-5V。对于低电压供电，提供了片上的升压转换器。PSoC3也支持宽范围的低功耗模式。PSoC3器件概述

--PSoC3功能和特点PSoC3使用4线的JTAG或者串行调试SWD接口用于编程、调试和测试。一线的单线察看器（SingleWireViewer，SWV）也用于“printf”类型的调试。将SWD和SWV结合，设计者只用3针接口就能实现一个全调试接口。

PSoC支持片上断点和4KB指令和数据存储器用于调试。PSoC3器件概述

--PSoC3引脚分布PSoC3器件概述

--PSoC3引脚分布

使用Vddio引脚，单个PSoC能支持多个接口电压电平，而不需要进行片外的电平移动。每个Vddio能吸收高达100mA电流。下面简单的介绍引脚的名称和功能。1．IDAC0，IDAC1，IDAC2，IDAC3：用于高电流DAC的低阻抗输出；2．OpAmp0out，OpAmp1out，OpAmp2out，OpAmp3out：所提供放大器的高电流输出；3．Extref0，Extref1：用于模拟系统的外部参考输入；4．OpAmp0-，OpAmp1-，OpAmp2-，OpAmp3-：运算放大器的反相输入；5．OpAmp0+，OpAmp1+，OpAmp2+，OpAmp3+：运算放大器的同相输入；PSoC3器件概述

--PSoC3引脚分布6．GPIO：与CPU相连的通用IO接口，数字外设，模拟外设，中断，LCD段驱动器，电容感应。7.I2C0：SCL，I2C1，SCL：I2CSCL时钟线提供了在地址匹配的情况下的唤醒。如果不要求唤醒，任何I/O引脚也能用于I2CSCL。8.I2C0：SDA，I2C1，SDA：I2CSDA数据线提供了在地址匹配的情况下的唤醒。如果不要求唤醒，任何I/O引脚也能用于I2CSDA。9.Ind：与升压泵连接的电感；10．kHzXTAL：Xo，kHzXTAL：Xi.32.768kHz晶体振荡器引脚；PSoC3器件概述

--PSoC3引脚分布11．MHzXTAL：Xo，MHzXTAL：Xi.4-33MHz晶体振荡器引脚；12．nTRST：可选择的JTAG测试复位编程和调试端口，连接到JTAG连接的复位。13．SIO：特殊I/O使用可编程的高门槛电压、模拟比较器、高吸收电流和高阻状态（未上电）提供了与CPU，数字外设和中断的接口。14．SWDCK：串行线调试时钟编程和调试端口连接；PSoC3器件概述

--PSoC3引脚分布15．SWDIO：串行线调试输入/输出编程和调试端口连接；16．SWV：串行线察看器调试输出；17．TCK：JTAG测试时钟编程和调试端口连接；18．TDI：JTAG测试数据输入编程和调试端口连接；19．TDO：JTAG测试数据输出编程和调试端口连接；20．TMS：JTAG测试模式选择编程和调试端口连接；21．USBIO，D+：D+连接USB2.0总线，可以用于一个数字I/O引脚；可以从Vddd供电。当不使用USB时，为NC引脚；22．USBIO，D-：D-连接USB2.0总线，可以用于一个数字I/O引脚；可以从Vddd供电。当不使用USB时，为NC引脚；PSoC3器件概述

--PSoC3引脚分布23．Vboost：连接到升压泵的电源感应；24．Vbat：到升压泵的电池供电；25．Vcca：模拟核管理器的输出，其输入到模拟核。要求一个1uF电容连接Vssa。管理器的输出不用于外部。26．Vccd：数字核管理器的输出，其输入到数字核。要求在每一个Vccd和Vssd之间连接一个电容。管理器的输出不用于外部。27．Vdda：为所有模拟外设和模拟核管理器供电。Vdda是芯片出现的最高电压，其它供电电压必须小于等于Vdda。28．Vddd：为所有数字外设和数字核管理器供电。Vddd必须小于

等于Vdda。29．Vssa：模拟外设的地；30．Vssb：用于升压泵的地；31.Vssd：用于数字逻辑和I/O引脚的地。PSoC3器件概述

--PSoC3引脚分布32．Vddio0-Vddio3：给I/O供电，每个Vddio必须连接到有效的电压范围（1.71V-5.5V）。必须小于等于Vdda。如果没有使用与Vddio0，Vddio2，Vddio3有关的引脚，则其连接到地（Vssd或Vssa）。33．XRES：外部复位引脚输入；PSoC3器件概述

--PSoC3器件分类和资源PSoC3是真正的可编程嵌入式片上系统，在单个芯片上集成了可配置模拟和数字外设功能、存储器和微控制器。PSoC3包括CY8C32XX、CY8C34XX、CY8C36XX和CY8C38XX四个系列，创新的PSoC3架构通过以下方法改善系统性能：集成了高精度20位分辨率模拟ADC转换器；超低功耗与业界最宽的电压范围；基于PLD的可编程逻辑；单周期8051内核，最多67MHz；PSoC3器件概述

--PSoC3器件分类和资源

器件类型MCU核（8051核）

模拟模块(最大资源)数字模块（最大资源）CPU（MHz）Flash(KB)SRAM(KB)EEPROM(KB)LCD段驱动ADC(Δ-Σ)位数DAC比较器SC/CT放大器DFBCAPSENSeUDB定时器/PWMFSUSBCAN2.0BCY8C3244481620.5√121200-√164√-CY8C3245483241√121200-√204√-CY8C3246486482√121200-√244√-CY8C3444481620.5√122422-√164√-CY8C3445483241√122422-√204√-CY8C3446486482√122422-√244√-CY8C3665673241√124444√√204√√CY8C3666676482√124444√√244√√CY8C3865673241√204444√√204√-CY8C3866676482√204444√√244√-PSoC5器件概述

--PSoC5功能和特点

PSoC5器件概述

--PSoC5功能和特点PSoC5包含的主要部件有：ARMCortex-M3CPU子系统；非易失性存储自系统；编程，调试和测试子系统；输入和输出；时钟资源；电源；数字子系统；模拟子系统；PSoC5器件概述

--PSoC5功能和特点数字子系统为整个PSoC5系统提供了一半的配置能力。通过数字系统互联（DigitalSystemInterconnect，DSI）从来自外设的数字信号连接到任意引脚。它通过小的、快速的、低功耗的UDB阵列提供了灵活的功能。PSoC5器件概述

--PSoC5功能和特点PSoCCreator提供了预建立和测试的标准数字外设库（UART，SPI，LIN，PRS，CRC，定时器，计数器，PWM，AND，OR等），并将其映射到UDB阵列。设计者可以很容易的通过在图形化的设计界面中使用布尔原语来创建数字电路。每个UDB包含可编程的阵列逻辑（ProgrammableArrayLogic，PAL）和可编程逻辑设备（ProgrammableLogicDevice，PLD），与小的状态机引擎一起支持不同的外设。PSoC5器件概述

--PSoC5功能和特点

除了提供灵活的UDB阵列外，PSoC也提供了可配置的数字块用于指定的功能。对于PSoC5这些块包含最大四个16位的定时器，计数器和PWM块；I2C从设备、主设备和多主设备；全速USB和CAN2.0b。PSoC5器件概述

--PSoC5功能和特点模拟子系统为整个PSoC5是第二个一半的独一无二的配置能力。所有的模拟性能基于高精度的绝对电压参考。配置模拟子系统包括：模拟交叉开关；比较器；模拟混频器；电压参考；模拟-数字转换器（ADC）；数字-模拟转换器（DAC）；数字滤波器模块（DFB）；

所有的GPIO引脚通过使用内部的模拟总线能布线模拟信号到/出芯片。这允许芯片接口最大62个离散的模拟信号。PSoC5器件概述

--PSoC5功能和特点（ADC）

模拟子系统的核心是高精度的、可配置的Σ-ΔADC，其特征包括：小于100uV偏置；增益误差0.2%；积分非线性误差（INL）小于1LSB；差分非线性误差（DNL）小于1LSB；在16位模式下，信噪比（SNR）高于90dB；

PSoC5也提供了最多两个逐次逼近寄存器（SuccessiveApproximationRegister，SAR）的12位ADC，最高采样速度为1MSPS。也提供了低的非线性和偏置误差，SNR高于70Db。非常适合各种高速的模拟应用。PSoC5器件概述

--PSoC5功能和特点ADC的输出可选择送到数字滤波器模块DFB，可以使用DMA而不需要CPU干预。设计者通过配置DFB来执行IIR和FIR数字滤波器或者用户定制的功能。DFB能实现最多64阶滤波器。DFB能在一个时钟周期能执行48位乘-累加操作。PSoC5器件概述

--PSoC5功能和特点

提供最多四个高速电压或电流DAC支持8比特输出信号，最高速度达到8Mbps。这些信号能布线到任意GPIO引脚。设计者能使用UDB创建更高分辨率电压PWMDAC输出。这样能建立最大10位的PWMDAC，最高速度达到48kHz。每个UDB内的数字DAC支持可编程宽度的PWM，PRS，或者Σ-Δ算法。PSoC5器件概述

--PSoC5功能和特点

除了支持ADC，DAC和DFB外，模拟子系统提供多个：可供使用的运算放大器；可配置的开关电容（SwichedCapacitor,SC）/连续时间（ContinuousTime，CT）块。这些块支持：跨互阻放大器（电流-电压）可编程增益放大器混频器其他类似的模拟元件；PSoC5器件概述

--PSoC5功能和特点片上提供最大2kB的EEPROM，用于保存应用数据。此外，可选的配置选项，比如：启动速度和引脚驱动模式，也保存在非易失性存储器中。这样允许在上电复位POR时，立即激活这些设置。PSoC5器件概述

--PSoC5功能和特点PSoC5的CPU子系统使用32位3级流水的ARMCortex-M3处理器，运行速度最高为80MHz。

Cortex-M3子系统包括集成的嵌套向量中断控制器NVIC，各种调试和跟踪模块。整个CPU子系统包括：DMA控制器FlashCache、RAM。PSoC5器件概述

--PSoC5功能和特点PSoC5的非易失性子系统由Flash，字节宽度可写的EEPROM和非易失性的配置选项。提供最大256KB的片上Flash。

CPU能对Flash的每个块重新编程和使用启动代码。设计者可以使用纠错码ECC用于高可靠性的应用。

PSoC5提供了强大的安全保护措施，用于保护非法的读写操作。PSoC5器件概述

--PSoC5功能和特点PSoC5种类型的I/O是非常灵活的。所有的I/O在POR的时候可以设置多种驱动模式。PSoC5通过Vddio引脚，提供了最多四个I/O电压域。每个GPIO都有模拟I/O，LCD驱动，CapSense，灵活的中断产生，抖动率控制和数字I/O的能力。PSoC5器件概述

--PSoC5功能和特点当作为输出时，PSoC上的SIO允许独立于Vddio设置Voh。当SIO为输入模式时，输出为高阻状态。SIO非常适合应用于I2C总线，即当总线上有其它设备，而PSoC没有上电的情况。

SIO也有大电流驱动能力用于LED的驱动。

SIO可编程的输入门槛特性能使SIO作为通用的模拟比较器。对于全速USB，USB接口也提供了USBIO。当不使用USB时，这些引脚被用于有限数字功能和芯片编程。PSoC5器件概述

--PSoC5功能和特点PSoC5提供了灵活的内部时钟生成器。内部主振荡器IMO是系统的主时钟基准（3MHz的精度为±1%）,IMO的频率范围3MHz-74MHz。从系统时钟频率产生多个衍生时钟来满足应用的要求。

PSoC5提供了相位锁相环PLL提供最大的时钟频率80MHz。它也包含了一个独立的低功耗的低速振荡器ILO用于休眠和看门狗定时器。一个32.768kHz的晶振用于RTC应用。PSoC5器件概述

--PSoC5功能和特点PSoC5支持宽范围的电压，范围从1.71V-5V。对于低电压供电，提供了片上的升压转换器。

PSoC5也支持宽范围的低功耗模式。PSoC5器件概述

--PSoC5功能和特点PSoC5使用4线的JTAG或者串行调试SWD接口用于编程、调试和测试。

Cortex-M3调试和跟踪模块包括：闪存地址重载和断点（FPB），数据监视点和跟踪（DWT）嵌入式跟踪宏（EmbeddedTraceMacrocell，ETM）仪器跟踪宏（InstrumentationTraceMacrocell，ITM）。PSoC5器件概述

--PSoC5引脚分布PSoC5器件概述

--PSoC5引脚分布

使用Vddio引脚，单个PSoC能支持多个接口电压电平，而不需要进行片外的电平移动。每个Vddio能吸收高达100mA电流。下面简单的介绍引脚的名称和功能：1.IDAC0，IDAC1，IDAC2，IDAC3：用于高电流DAC的低阻抗输出；2.OpAmp0out，OpAmp1out，OpAmp2out，OpAmp3out：提供的放大器的高电流输出；3.Extref0，Extref1：用于模拟系统的外部参考输入；4.OpAmp0-，OpAmp1-，OpAmp2-，OpAmp3-：运算放大器的反相输入；5.OpAmp0+，OpAmp1+，OpAmp2+，OpAmp3+：运算放大器的同相输入；6.GPIO：与CPU相连的通用IO接口，数字外设，模拟外设，中断，LCD段驱动器，电容感应。PSoC5器件概述

--PSoC5引脚分布7.I2C0：SCL，I2C1，SCL：I2CSCL时钟线提供了在地址匹配的情况下的唤醒。如果不要求唤醒，任何I/O引脚也能用于I2CSCL。8.I2C0：SDA，I2C1，SDA：I2CSDA数据线提供了在地址匹配的情况下的唤醒。如果不要求唤醒，任何I/O引脚也能用于I2CSDA。9.Ind：与升压泵连接的电感；10．kHzXTAL：Xo，kHzXTAL：Xi.32.768kHz晶体振荡器引脚；11．MHzXTAL：Xo，MHzXTAL：Xi.4-33MHz晶体振荡器引脚；12．nTRST：可选择的JTAG复位编程和调试端口。13．SIO：特殊I/O使用可编程的高门槛电压、模拟比较器、高吸收电流和高阻状态（未上电）提供了与CPU，数字外设和中断的接口。PSoC5器件概述

--PSoC5引脚分布14．SWDCK：串行线调试时钟编程和调试端口连接；15．SWDIO：串行线调试输入/输出编程和调试端口连接；16．SWV：串行线察看器调试输出；17．TCK：JTAG测试时钟编程和调试端口连接；18．TDI：JTAG测试数据输入编程和调试端口连接；19．TDO：JTAG测试数据输出编程和调试端口连接；20．TMS：JTAG测试模式选择编程和调试端口连接；PSoC5器件概述

--PSoC5引脚分布21．TRACECLK：Cortex-M3TRACEPORT连接，为TRACEDATA引脚提供时钟。22．TRACEDATA[3:0]：Cortex-M3TRACEPORT连接，输出数据；23．USBIO，D+：D+连接USB2.0总线，可以用于一个数字I/O引脚；可以从Vddd供电。当不使用USB时，为NC引脚；24．USBIO，D-：D-连接USB2.0总线，可以用于一个数字I/O引脚；可以从Vddd供电。当不使用USB时，为NC引脚；PSoC5器件概述

--PSoC5引脚分布25．Vboost：电源感应连接到升压泵；26．Vbat：电池供电连接到升压泵；27．Vcca：模拟核管理器的输出，其输入到模拟核。要求一个1uF电容连接Vssa。管理器的输出不用于外部。28．Vccd：数字核管理器的输出，其输入到数字核。要求连接一个1uF电容到Vssd。管理器的输出不用于外部。29．Vdda：为所有模拟外设和模拟核管理器供电。Vdda必须是芯片上最高电压，其它供电引脚必须小于等于Vdda。30．Vddd：为所有数字外设和数字核管理器供电。Vddd必须小于等于Vdda。31．Vssa：模拟外设的地；32．Vssb：升压泵的地；33．Vssd：所有数字逻辑和I/O引脚的地；PSoC5器件概述

--PSoC5引脚分布34．Vddio0-Vddio3：给I/O供电；每个Vddio必须在有效的电压范围内（1.71V-5.5V），其小于等于Vdda。如果没有使用和Vddio0，Vddio2，Vddio3相关的I/O引脚，则Vddio接地。35．XRES：外部复位引脚输入；PSoC5器件概述

--PSoC5器件分类和资源

器件类型MCU核（Cortex-M3）模拟模块(最大资源)数字模块（最大资源）CPU（MHz）Flash(KB)SRAM(KB)EEPROM(KB)LCD段驱动ADC(SAR)位数DAC（个数）比较器SC/CT模块放大器DFBCAPSENSeUDB定时器/PWMFS

USBCAN2.0BCY8C52464064162√1x121200-√244√√CY8C524740128322√1x121200-√244√√CY8C524840256642√1x121200-√244√√CY8C5385803282√1x122422-√204√√CY8C53868064162√1x122422-√244√√CY8C538780128322√1x122422-√244√√CY8C538880256642√1x122422-√244√√PSoC5器件概述

--PSoC5器件分类和资源器件类型MCU核（Cortex-M3）模拟模块(最大资源)数字模块（最大资源）CPU（MHz）Flash(KB)SRAM(KB)EEPROM(KB)LCD段驱动ADC(SAR)位数DAC（个数）比较器SC/CT模块放大器DFBCAPSENSeUDB定时器/PWMFS

USBCAN2.0BCY8C5485803282√2x124444√√204√√CY8C54868064162√2x124444√√244√√CY8C548780128322√2x124444√√244√√CY8C548880256642√2x124444√√244√√注：CY8C5X系列包含一个12位的SAR的ADC和一个20位的Δ-ΣADCCY8C5585803282√1x121x204444√√204√√CY8C55868064162√1x121x204444√√244√√CY8C558780128322√1x121x204444√√244√√CY8C558880256642√1x121x204444√√244√√第2章PSoC3/5CPU子系统

Chapter2CPUSub-SystemofPSoC3/5第2章PSoC3/5CPU子系统

--前言

本章详细介绍了PSoC3/5的CPU系统的结构原理。PSoC3使用了8051的CPU核，而PSoC5使用了ARM的Cortex-M3的CPU核。本章的内容主要包括：8051CPU核；Cortex-M3CPU核；DMA和PHUB；中断控制器等内容。通过本章内容的学习，读者将系统学习8051和Cortex-M3CPU核的结构原理和简单的接口功能，为基于PSoC3/5的设计和调试打下坚实基础。8051CPU核

--8051内部结构

PSoC3使用单周期的8051核，与MCS-51指令集兼容，使用了一个流水的RISC结构，使用1-2个时钟周期来执行大多数的指令，峰值处理能力为24MIPS。单周期的8051核比标准的8051处理器快几十倍。8051CPU核

--8051内部结构其特性主要包括：单周期的8051CPU；最大64kB的Flash，2kB的EEPROM，8kB的SRAM；可编程和嵌套向量中断控制器；直接存储器访问（DirectMemoryAccess，DMA）控制器；外设HUB(PHUB)；外部存储器接口（ExternalMemoryInterface,EMIF）；8051CPU核

--8051寻址模式8051CPU支持下面的寻址模式：

1．直接寻址：操作数由一个直接8位地址域指定。当使用这种模式时，只能访问内部RAM和特殊功能寄存器（SpecialFunctionRegister，SFR）。比如指令：MOVA，3AH，将片内RAM中3AH单元中的数据送给累加器A。8051CPU核

--8051寻址模式2．间接寻址：指令指定一个寄存器，该寄存器包含操作数的地址。寄存器R0和R1用来指定8位地址，数据指针寄存器（DataPointer,DPTR）用来指定16位的地址。比如指令：ANLA,@R1，以R1寄存器的内容60H为地址，将60H地址单元的内容与累加器A中的数相“与”，结果存放在A中。8051CPU核

--8051寻址模式3．寄存器寻址：某特定指令用来访问寄存器组中的R0-R7寄存器中的一个。由于这些指令不需要地址域，因此这些指令访问效率更高。比如指令：INCR0，将寄存器R0的内容加1，再送回R0。8051CPU核

--8051寻址模式4．寄存器指定指令寻址：一些指令指向某个寄存器。比如，一些指令总是在累加器上工作。在这种情况下就不需要操作数。比如：CLRA，将累加器A清除。

8051CPU核

--8051寻址模式5．索引寻址：这种类型的寻址只能用来访问程序存储器。这种模式使用数据指针作为基地址，累加器值作为偏移地址来读取程序存储器。比如指令：MOVA,@A+DTTR，将DPTR和A的内容相加所得到的程序存储器地址单元的内容送A。8051CPU核

--8051寻址模式6．立即数寻址：一些指令直接加载常数的值，而不是地址。比如指令：MOVA,#3AH，将8位的立即数3A送给累加器。8051CPU核

--8051寻址模式7．位寻址：在这种模式下，操作数时256比特中的某一位。比如指令：MOVC，2BH，把位寻址区的2BH位状态送累加位C。8051CPU核

--8051指令集

8051的指令集包括：算术运算指令；逻辑指令；数据传输指令；布尔指令；程序分支指令；8051CPU核

--8051指令集（算术指令）

算术指令支持直接、间接、寄存器、立即数和寄存器指定指令寻址方式。算术模式用于加、减、乘、除、递增和递减操作。8051CPU核

--8051指令集（算术指令）指令功能ADDA,Rn(A)+(Rn)→(A)ADDA,Direct(A)+(Direct)→(A)ADDA,@Ri(A)+((Ri))→(A)ADDA,#data(A)+#data→(A)ADDCA,Rn(A)+(Rn)+(CY)→(A)ADDCA,Direct(A)+(Direct)+(CY)→(A)ADDCA,@Ri(A)+((Ri))+(CY)→(A)ADDCA,#data(A)+#data+(CY)→(A)SUBBA,Rn(A)-(Rn)-(CY)→(A)SUBBA,Direct(A)-(Direct)-(CY)→(A)SUBBA,@Ri(A)-((Ri))-(CY)→(A)SUBBA,#data(A)-#data-(CY)→(A)INCA(A)+1→(A)8051CPU核

--8051指令集（算术指令）指令功能INCRn(Rn)+1→(Rn)INCDirect(direct)+1→(direct)INC@Ri((Ri))+1→((Ri))DECA(A)-1→(A)DECRn(Rn)-1→(Rn)DECDirect(direct)-1→(direct)DEC@Ri((Ri))-1→((Ri))INCDPTR(DPTR)+1→(DPTR)MULAB(A)x(B)→高8位存在B中，低8位存在A中DIVAB(A)/(B)→商存在A中，余数存在B中DAA对BCD加法结果进行调整8051CPU核

--8051指令集（逻辑指令）

逻辑指令执行布尔操作，比如AND，OR，XOR操作，对累加器内容进行旋转，累加器半字交换。

指令功能ANLA,Rn(A)^(Rn)→(A)ANLA,Direct(A)^(Direct)→(A)ANLA,@Ri(A)^((Ri))→(A)ANLA,#data(A)^#data→(A)ANLDirect,A(Direct)^(A)→(Direct)ANLDirect,#data(Direct)^#data→(Direct)ORLA,Rn(A)ⅴ(Rn)→(A)ORLA,Direct(A)ⅴ(Direct)→(A)ORLA,@Ri(A)ⅴ((Ri))→(A)ORLA,#data(A)ⅴ#data→(A)ORLDirect,A(Direct)ⅴ(A)→(Direct)ORLDirect,#data(Direct)ⅴ#data→(Direct)8051CPU核

--8051指令集（逻辑指令）指令功能XRLA,Rn(A)+(Rn)→(A)XRLA,Direct(A)+(Direct)→(A)XRLA,@Ri(A)+((Ri))→(A)XRLA,#data(A)+#data→(A)XRLDirect,A(Direct)+(A)→(Direct)XRLDirect,#data(Direct)+#data→(Direct)CLRA0→(A)CPLA(A)→(A)RLA循环左移,a7→a0,a6→a7,…a7→a0,RLCA带进位的循环左移,a7→CY,a6→a7,CY→a0RRA循环右移,a0→a7,a7→a6,…a0→a7,RRCA带进位的循环右移,a0→CY,a7→a6,…a0→CY,SWAPA累加器半字节互换指令,A3,0→A7,4,A7,4→A3,08051CPU核

--8051指令集（数据传送指令）8051数据传输指令有三种类型：内部数据、外部数据和查找表。

1)内部数据传输指令该类型数据传输指令是在任何两个内部RAM或者SFR间实现数据传输；这些指令使用直接、间接、寄存器和立即数寻址。

2)外部数据传输指令-该类型传输指令是在累加器和外部地址空间实现数据传输数据，这种传输只能使用MOVX指令。

3)查找表传输指令-只在累加器和程序存储器之间实现数据传输，这种传输只能使用MOVC指令。8051CPU核

--8051指令集（数据传送指令）指令功能MOVA,Rn(Rn)→(A)MOVA,Direct(Direct)→(A)MOVA,@Ri((Ri))→(A)MOVA,#data#data→(A)MOVRn,A(A)→(Rn)MOVRn,Direct(Direct)→(Rn)MOVRn,#data#data→(Rn)MOVDirect,A(A)→(Direct)MOVDirect,Rn(Rn)→(Direct)MOVDirect,Direct(Direct)→(Direct)MOVDirect,@Ri((Ri))→(Direct)MOVDirect,#data#data→(Direct)MOV@Ri,A(A)→((Ri))MOV@Ri,Direct(Direct)→((Ri))MOV@Ri,#data#data→((Ri))MOVDPTR,#data16#data→(DPTR)8051CPU核

--8051指令集（数据传送指令）指令功能MOVCA,@A+DPTR((A+DPTR))→(A)A与程序存储器的传送指令MOVCA,@A+PC((A+PC))→(A)MOVXA,@Ri((Ri))→A

A与片外数据存储器的传送指令MOVXA,@DPTR((DPTR))→(A)MOVX@Ri,A(A)→((Ri))MOVX@DPTR,A(A)→((DPTR))PUSHDirect(Direct)→(SP)，SP+1→SPPOPDirect(SP)→(Direct)，SP-1→SPXCHA,Rn(A)→(Rn)，(Rn)→(A)字节交换指令XCHA,Direct(Direct)→(A)，(A)→(Direct)XCHA,@Ri((Ri))→(A),(A)→((Ri))XCHDA,@Ri((Ri))3,0→(A3,0),(A)3,0→((Ri))3,0半字节交换指令8051CPU核

--8051指令集（布尔指令）

8051核有独立的位可寻址的存储位置。它有128比特的位可寻址的RAM和SFR集。布尔指令集包括move,set,clear,toggle,OR,AND和有条件跳转指令。8051CPU核

--8051指令集（布尔指令）指令功能CLRC0→(C)CLRbit0→(bit)SETBC1→(C)SETBbit1→(bit)CPLC(/C)→(C)CPLbit(/bit)→(bit)ANLC,bit(C)^(bit)→(C)ANLC,/bit(C)^(/bit)→(C)ORLC,bit(C)∨(bit)→(C)ORLC./bit(C)∨(/bit)→(C)MOVC,bit(bit)→(C)MOVbit,C(C)→(bit)8051CPU核

--8051指令集（布尔指令）指令功能JCrel(C)=1,程序转向PC当前值（PC+2）与第二字节中带符号的相对地址rel之和的目标地址JNCrel(C)=0,程序转向PC当前值（PC+2）与第二字节中带符号的相对地址rel之和的目标地址JBbit,rel(bit)=1,程序转向PC当前值（PC+2）与第二字节中带符号的相对地址rel之和的目标地址JNBbit,rel(bit)=0,程序转向PC当前值（PC+2）与第二字节中带符号的相对地址rel之和的目标地址JBCbit,rel(bit)=1,0→(bit),程序转向PC当前值（PC+2）与第二字节中带符号的相对地址rel之和的目标地址8051CPU核

--8051指令集（分支指令）8051支持有条件和无条件的分支指令，这些分支指令用于修改程序的执行顺序。指令功能ACALLaddr11绝对调用指令，(PC)+2→(PC),(PC)→(SP),(SP)+2→(SP)LCALLaddr16长调用指令，(PC)+3→(PC),(PC)→(SP),(SP)+2→(SP)RET子程序返回指令，结束子程序，(SP)→(PC),(SP)-2→(SP)RETI中断返回指令，结束中断程序AJMPaddr11短转移指令，addr11→(PC)LJMPaddr16长转移指令，addr16→(PC)SJMPrel相对转移指令，(PC)+2+rel→(PC)JMP@A+DPTR间接转移指令，(A)+(DPTR)→(PC)8051CPU核

--8051指令集（跳转指令）指令功能JZrel(Z)=0,(PC)+rel→(PC)JNZrel(Z)=1,(PC)+rel→(PC)CJNEA,Direct,rel(A)≠(Direct),(PC)+rel→(PC)比较转移指令CJNEA,#data,rel(A)≠#data,(PC)+rel→(PC)CJNERn,#data,rel(Rn)≠#data,(PC)+rel→(PC)CJNE@Ri,#data,rel((Ri))≠#data,(PC)+rel→(PC)DJNZRn,rel(Rn)-1→(Rn),(Rn)≠0,(PC)+rel→(PC)循环转移指令DJNZDirect,rel(Direct)-1→(Direct),(Direct)≠0,(PC)+rel→(PC)NOP(PC)+1→(PC)Cortex-M3CPU核

--前言

PSoC5使用了ARM的Cortex-M3CPU核，该CPU是一个低功耗的32位的三级流水核，其性能为1.25DMIPS/MHz。该CPU核应用于深层次的嵌入式应用，该应用要求更快的中断处理能力。该CPU核子系统包含下面的特性：集成可嵌套向量中断控制器（NestVectoredInterruptController，NVIC）；集成全特性的调试和跟踪模块；最大256KB的Flash存储器，2KB的EEPROM，64KB的SRAM；高速缓存Cache控制器；外设HUB（PHUB）；DMA控制器；外部存储器接口EMIF；Cortex-M3CPU核

--结构图Cortex-M3CPU核

--结构特点Cortex-M3CPU的特性包括：1．4GB的寻址空间预定义的地址空间用于代码，数据和外设。多个总线用于有效和同步的访问代码、数据和外设。2．Thumb-2指令集该指令集在Thumb级代码密度上提供ARM级性能。其中包括16/32比特的指令。高级指令包括：位域控制；硬件乘法和除法；饱和；if-then；等待事件和中断；专用的访问和桶型；特殊寄存器访问。Cortex-M3不支持ARM指令。Cortex-M3CPU核

--结