VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
VerilogHDL负责数字电路设计（AI助学版）课件_第4页
VerilogHDL负责数字电路设计（AI助学版）课件_第5页
已阅读5页，还剩5页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

13.6时序对于一个没有反馈的同步电路由于电路工作的环境不同，若环境的电压为最高值、温度为最低值，器件所对应的延时小值若电压为标称值、温度为常温值，器件所对应的典型延时若电压为最低值、温度为最高值，器件所对应的最大延时该同步电路的最快工作频率是多少？建立时间约束以时钟在0时刻施加于R1的CLK端开始，下一时钟沿数据到达R2的D端为止。实际延时为：

arrivaltime=tc-q，max（R1）+tlogic，max)tc-q，max（R1）为D触发器R1的最大延时，tlogic，max为D触发器R1和D触发器R2之间所有组合逻辑路径中的最大延时路径，留给R2触发器的建立时间就是建立时序约束：

requiretime=T–tsetup（R2）不考虑时钟歪斜，数字系统工作的频率或周期T必须满足，建立时间约束：

T–tsetup（R2）>tc-q，max（R1）+tlogic，max得到

T>tc-q，max（R1）+tlogic，max+tsetup（R2）保持时间约束建立时间约束是考虑前后两个时钟沿，而保持时间约束是针对同一个时钟沿，D端数据在CLK有效沿之后必须保持稳定的时间，也就是说，在时钟有效沿后，D不可以太快被刷新，否则同一个时钟沿上，数据将穿过两个D触发器。最快到达时间：

dataarrivaltime=tc-q，min（R1）+tlogic，mintc-q，min（R1）为路径起点D触发器R1的最小延时，tlogic，min为D触发器R1和D触发器R2之间所有路径中的最小延时路径。D触发器R2的保持时间：

datarequiretime=thold（R2）

thold（R2）为路径终点D触发器R2的保持时间。定义：

slack=dataarrivaltime–datarequiretime要求

Slack>=0得到

thold（R2）<=tc-q，min+tlogic，min

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论