【《芯片级联CPW-波导传输模型分析》1800字】

芯片级联CPW-波导传输模型分析在高频下设计平面传输线时，不仅要考虑特性阻抗，还要考虑由于使用非理想材料而引起的衰减。导体损耗是由传输线导体内部的电流引起的。导体的厚度是趋肤深度和成本之间的折衷，因为高频电路通常使用银、金或钛作为导体。介电损耗是由基板材料引起的，它是由损耗因数（tanδ）决定的，损耗因数根据工作频率而变化。当直接将基板用于高频设计电路时，存在风险，因为通常由供应商在低频下测量介质基板的tanδ。传统的CPW由两条接地迹线和一条信号迹线组成，形成接地-信号-接地结构，其与芯片端口具备良好的级联优势。可以支持准TEM模式，并且电场主要存在于信号线和接地线之间的间隙中。与微带不同的是，CPW的特征阻抗主要取决于S如图1.17所示，为本文设计的D波段CPW基本结构。该结构中信号走线的宽度为135μm，接地走线的宽度为97.5umm，间隙宽度为35μm。选用的介质材料为石英，其导体层为厚度为2um的金。尽管石英和玻璃基板的主要成分是二氧化硅（SiO2），但它们具有不同百分比的杂质，这些杂质会影响a三维视图b平面视图图1.17D波段CPW基本结构aD波段CPW基本结构S参数仿真结果bCPW基本结构阻抗仿真结果图1.18D波段CPW基本结构仿真结构图1.19显示了使用E平面探针在D波段设计的矩形波导到CPW的过渡。该过渡的设计为基于现有加工技术的参考，在该技术中，一个矩形贴片用作探针，并将其连接到CPW的信号走线。矩形贴片的宽度和长度分别为200μm和350μm。通过更改矩形贴片的大小，可以将探头调整到不同的频带。为了匹配矩形探针，阶梯过渡处信号迹线的长度为85μm，宽度为120μm。设计的E平面探针通过孔口插入WR-7矩形波导中，CPW中心距离波导背面四分之波长。WR-7矩形波导的宽度和高度分别为1.651毫米和0.8255毫米。在设计空腔时，由于基板对准和制造公差，对于制造的封装结构而言，空腔应该稍大。银导电胶用于提供与CPW的接地连接并抑制空腔中的寄生模式。此外，导电胶有助于将介质基板固定在包装结构内。图1.19D波段CPW-Waveguide过渡模型表1.3优化后的结构参数参数W1W2W3W4L1L2L3单位(um)120200400535350852000图1.20D波段CPW-矩形波导背对背转换结构S参数从图1.20可知，在采取CPW阶梯过渡至贴片探针的结构之后，该过渡在整个D波段内，插入损耗低于0.36dB，回波损耗优于16.6dB，具备良好的传输性能。需要注意的是，本文所利用的D波段芯片材料为50um厚度的砷化镓介质，而本节设计的CPW-WG结构为0.15mm的石英介质板。在设计高频封装互联仿真模型时，应该尽量避免芯片与转换结构之间出现高度差，否则会对金丝键合产生极其恶劣的影响，因此结合腔体加工工艺，在放置芯片的空腔内设置一个0.1mm厚度的金属凸台以保证芯片与介质板之间高度的一致。如图1.21所示，为未采用任何补偿结构以及PMC抑制结构的芯片-CPW-矩形波导转换结构仿真结果。a三维视图b俯视图cS参数仿真结果图1.21未采用任何措施的芯片-CPW-WG转换结果仿真结果由上述仿真结果可知，在未进行金丝键合补偿以及抑制高次模时，直接利用背对背结构进行芯片互联会使模块性能急剧恶化。如图1.22所示，为优化之后的芯片-CPW-波导整体转换模型。针对金丝键合所引入的寄生电感效应，采用扩展CPW上焊盘的电容补偿结构进行抑制。针对高次模问题，采用PMC封装技术以周期性柱体结构进行抑制。由仿真结果对比可知，采用了上述措施的互联结构性能明显优于未做处理的转换结构。a三维视图b俯视图图3.21优化之后的芯片-CPW-waveguide整体封装模型图1.22优化之后的整体结构S参数由整体仿真结果可知，在110-163GHz的频带内，插入损耗优于0.83dB，具备良好的带宽性能。另外通过调整E面探针的尺寸，可以改变整体的频段，可以按照实际的设计需求选择需要的频段。同时，仿真结构中加入了金丝键合的补偿结构以减小由金丝所引入的寄生电感效应。另外，针对芯片与介质板在键合过程中所出现的高次模问题，采用了理想磁导体封装技术，以周期性柱体的结构进行抑制。综上所述，在利用金丝键合工艺设计用于太赫兹芯片互联或者RF输出的转换结