CN119465067A 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构 （Asm Ip控股有限公司）

201811002058.42018.08.30通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构本发明公开了通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的所述衬底与包含钼卤化物前体的第一气相反应核膜设置在电介质材料的表面上的钼金属膜的21.一种通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法，所述方法包在所述电介质表面上直接沉积包含钼化合物的成核膜，其中使所述衬底与第二气相反应物接触，所述第二气相反应物包括氮32H4锗烷(GeH4硼烷(BH3)和乙硼烷(B2H6)。11.一种通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法，所述方法包在所述电介质表面上直接沉积包含硅化合物的成核膜，其中使所述衬底与第二气相反应物接触，所述第二气相反应物包括氮315.根据权利要求14所述的半导体器件结构，其中所述钼金属膜具有小于所述钼金属16.一种通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法，所述方法包在所述电介质表面上直接沉积包含硅化合物的成核膜，其中使所述衬底与第二气相反应物接触，所述第二气相反应物包括氮20.根据权利要求19所述的半导体器件结构，其中所述钼金属膜具有小于所述钼金属4[0002]本申请要求下列申请的优先权：2017年8月30日提交的名称为“LayerFormingMethod”的美国非临时专利申请号15/691,241；2017年12月18日提交的名称为“LayerFormingMethod”的美国临时专利申请号62/607,070；以及2018年1月19日提交的名称为[0004]先进技术节点中的半导体器件制造过程通常需要目前最高水平的用于形成金属[0006]在目前最高水平的半导体器件应用中普遍使用的低电阻率金属膜可以包括钨(W)间设置厚的阻挡层。这种厚的阻挡层可以用于防止金属物质扩散到下面的电介质材料中，[0008]因此，期望开发出用来沉积和利用低电阻率金属膜的方这些低电阻率金属膜是通过保形循环沉积过程沉积在5[0014]尽管本说明书结束于具体地指出被视为本发明多个实施方案的内容并且明显地[0015]图1展示了根据本公开多个实施方案的非限制性示例性工序流程，从而演示了用[0016]图2展示了根据本公开多个实施方案的非限制性示例性工序流程，从而演示了用[0017]图3展示了根据本公开多个实施方案的非限制性示例性工序流程，从而演示了用[0020]图6展示了根据本公开多个实施方案的直接沉积在电介质表面上的钼金属膜和利6希望本发明所公开的范围不应受下文所描述特定公开实施方案挥发性前体的任何过程，该一种或多种挥发性前体在衬底上反应和/或分解以产生期望的可利用冲洗步骤以在转换用化学方法吸附的前体之后从工艺腔室去除过量前体和/或从工源MBE或有机金属MBE和化学束外延法等相关7[0042]参照图1展示了利用中间的成核膜在电介质表面上沉积钼金属膜的示例性过程8设置在从衬底表面竖直延伸的两个突起的相对倾斜侧壁之间或者竖直延伸到衬底表面中的一个凹陷的相对倾斜侧壁之间的开口或空腔，这样的间隙特征可以称为“竖直间隙特本文公开的过程，用钼金属填充设置在衬底中和/或衬底上且具有其他几何形状的间隙特物、氮化硅(Si3N4)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳氧氮化硅(SiOCN)、碳氮化硅硅酸铪(HfSiOx)和氧化镧(La2O3)。9程或物理气相沉积(PVD)过程中的一种或多种在电介质表面上直接沉积成核膜。在本公开此，适用于执行本公开的多个实施方案的反应器或反应室可以包括被配置为提供前体的[0056]利用如本文所述的中间的成核膜沉积钼金属膜填充物的示例性过程可以任选地个单独的反应室都可以被配置为将衬底加热到不同图1的示例性过程100就可以借助于过程框120继续进行，该过程框包括在电介质表面上直120的循环沉积过程期间的衬底温度可以介于250℃与800℃之间、或介于300℃与600℃之约200℃。沉积包含钼二元化合物材料的成核膜可以在介于300℃与600℃之间、或介于400℃与500℃沉积成核膜的示例性原子层沉积过程(即，过程于在电介质表面上直接沉积成核膜的示例性过程就可以借助于循环沉积阶段205继续进反应，使得一种反应物的吸收层留下不与同一反应物的气相反应物反应的表面终止状态。[0067]在用于在电介质表面上直接形成成核膜的ALD类型过程中，一个沉积循环可以包括使衬底暴露于第一气相反应物、从反应室中移除任何未反应的第一反应物和反应副产[0069]根据本公开的一些非限制性实施方案，ALD过程可以用于在电介质材料表面上直使期望在其上进行沉积的衬底表面与第二气相反应物接触，该第二气相反应物包括氮前积过程120可以借助于过程框220继续进行循环沉积阶段205，该过程框包括使衬底与第一化硅(SiI4开的多个具体实施方案中，钼前体可以包括氯氧化钼，包括但不限于二氯二氧化钼(IV)[0075]用于在电介质表面上直接沉积成核膜的示例性原子层沉积过程如图2的过程框和任何可能的反应副产物可以借助于由与反应室流体连通的[0076]在用吹扫循环吹扫反应室之后，示例性原子层沉积过程框120可以借助于过程框230继续进行循环沉积阶段205的第二阶段，该过程框包括使衬底与第二气相反应物接触，2H4应物可以包括氧前体。在本公开的此类实施方案中，氧前体包括下列中的至少一种：水(H2氧化氮(NO2反应物接触之后，用于在电介质表面上直接沉积成核膜的示例性过程框120可以通过吹扫[0090]在将第二气相反应物和任何反应副产物从反应室完全吹扫出去之后，过程框120的示例性原子层沉积的循环沉积阶段205可以继续进行决策门240，其中决策门240取决于膜的衬底可以经受图1的示例性过程100的进一示例性过程框120的循环沉积阶段205可以包括先使衬底与第二气相反应物接触一次或多可以是相比于通常在ALD过程中所采用的温度在更高的衬底温度下操作，从而引起化学气405，该结构包括直接设置在具有竖直间隙特征404的电介质衬底402上的连续成核膜406，结构包括直接设置在具有水平间隙特征的电介质衬底502上的不连续成核膜506`的一个实130还可以在沉积期间调节反应室内的压力，以便获得所沉积的钼金属膜的理想特性。例积过程130可以借助于过程框320继续进行循环沉积阶段305，该过程框包括使衬底与第一开的多个具体实施方案中，钼前体可以包括氯氧化钼，包括但不限于二氯二氧化钼(IV)[0105]用于在成核膜上直接沉积钼金属膜的示例性原子层沉积过程130如图3的过程框反应副产物可以借助于由与反应室流体连通的[0106]在用吹扫循环吹扫反应室之后，示例性原子层沉积过程框130可以借助于过程框330继续进行循环沉积阶段305的第二阶段，该过程框包括使衬底与第二气相反应物接触，(H2+N232H44H12N22剂前体可以包括下列中的至少一种：硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、锗烷(GeH42H6[0110]在将第二气相反应物即还原剂前体(和任何反应副产物)从反应室完全吹扫出去段305可以包括先使衬底与第一气相反应物接触一次或多次，然后才使衬底与第二气相反本文先前所述的混合式ALD/CVD或循金属膜可以具有介于大约100埃与250埃之间的电介质表面上，该一个或多个高纵横比特征包括竖直高纵横比特征和/或水平高纵横比本文公开的沉积方法可以用于在竖直高纵横比间隙特征404的表面上沉积钼金属膜，如钼提供与一个或多个晶体管结构(未示出)的电连接。如以在不形成接缝的情况下填充间隙特征(即中间的成核膜506在水平高纵横比间隙特征504的表面上沉积钼金属膜512。在一些实施方[0121]作为一个非限制性示例实施方案，半导体器件结构510可以表示部分制成的存储[0122]与竖直间隙填充过程一样，(图5C的)钼金属膜512可以在不形成接缝的情况下用介质表面上的钼金属膜可以具有比直接沉积在电介质表面上(即不使用任何中间的成核铝(Al2O3)电介质表面上的4埃厚氮化硅成核膜上直接沉积，并且具有大约3.3埃的对应结构410和(图5C的)半导体器件结构510包括电介质衬底402/502，该电介质衬底包括电介面粗糙度可以使钼金属膜能够