大学计算机组成原理《计算机系统概论》教学课件

2026计算机系统概论计算机组成原理·系统层次·冯·诺依曼体系课程导览01系统概览认识计算机的层次与组成02数据表示理解信息如何编码存储03中央处理器揭示运算与控制核心04存储体系构建多级存储层次05输入输出打通外部交互通道06系统整合回归软硬件协同全貌01计算机系统概览从一台计算机的组成说起计算机系统的基本组成硬件与软件是计算机系统不可分割的两大支柱Q

硬件系统是什么？A

看得见、摸得着的物理实体，包含运算器、控制器、存储器、输入设备、输出设备五大部件。Q

软件系统是什么？A

运行在硬件之上的程序与文档，分为系统软件与应用软件两类。Q

二者关系如何？A

硬件提供计算与存储的物质基础，软件赋予硬件具体的工作指令。没有软件的裸机，如同没有乐谱的钢琴——具备发声能力，却无法自行奏出乐章。冯·诺依曼体系结构1945年冯·诺依曼提出存储程序概念：程序与数据以二进制形式预先存入存储器，运行时自动逐条取指执行，无需人工干预。五大部件运算器·完成算术与逻辑运算控制器·指挥各部件协调工作存储器·存放程序与数据输入设备·将信息送入计算机输出设备·将结果呈现给用户结构特征以存储器为中心，五大部件围绕它建立数据流动关系。历史地位如今绝大多数计算机仍遵循这一结构。思想内核性能与形态巨变，思想内核未变。五大部件的功能分工运算器与控制器合称中央处理器（CPU），是计算机核心。理解五大部件分工，是后续各章的基础。运算器对数据执行算术与逻辑运算，是信息加工场所。控制器从存储器取指令、分析指令，指挥各部件协调动作，是系统指挥中心。存储器存放程序与数据，分为主存与辅存。输入设备如键盘、鼠标，送入程序与数据输出设备如显示器、打印机，呈现处理结果计算机系统的层次结构“五层结构，自高向低逐层抽象——每一层都为上层提供接口，不必关心内部实现”01高级语言层→程序员直接编写，无需关心底层实现02汇编语言层→符号化机器指令，贴近硬件03操作系统层→管理资源，提供统一服务接口04机器语言层→二进制指令，CPU直接执行05数字逻辑层→门电路与触发器，最底层硬件基础核心原则：上层只依赖下层提供的接口，不关心其内部实现。逐层抽象，是理解计算机系统的钥匙衡量计算机性能的指标“四个核心指标，各管一个侧面”“指标各司其职，合起来才是一台机器的完整能力。”字长CPU一次处理的二进制位数；越长，运算精度与处理能力越强。主频CPU时钟频率，决定单位时间完成的基本操作次数。运算速度每秒执行的指令数或浮点运算次数。存储容量存储器容纳的信息量，以字节为基本单位。02数据表示与运算一切信息皆可编码进位计数制与数制转换两个状态恰好对应电子器件的通断、高低电平，表示可靠。数制转换，是理解数据表示的起点十进制是人的习惯，计算机内部却一律用二进制为什么计算机用二进制两个状态对应电子器件的通断、高低电平常用进制·二进制计算机内部表示常用进制·八进制/十六进制用于简记二进制数转换规则·十进制→其他进制整数除基取余，小数乘基取整转换规则·二进制

八/十六进制分组直接互换数值与字符的二进制编码无论数值还是字符，本质都是人为约定的二进制编码规则。数数值编码原码最高位为符号位，其余为数值本身。反码正数同原码，负数符号位不变其余取反。补码减法统一为加法，硬件设计得以简化，最常用。字字符编码ASCII8位二进制表示一个字符，覆盖英文字母、数字与常用符号。汉字采用GB系列或Unicode，用更多位数承载庞大字符集。定点数与浮点数“定点的快、浮点的广、标准的同，共筑数的表达。”—数字的两种存放方式定点数小数点位置固定，硬件实现简单、运算速度快数值范围有限，适合整数运算或精度要求不高的场合浮点数借鉴科学计数法，用阶码与尾数分别表示范围与精度小数点位置随阶码浮动，可表示极大或极小的数IEEE754国际标准，规定浮点数存储格式被现代计算机广泛采用定点求快，浮点求广，标准求同。数据校验的基本方法校验让数据从'能表示'走向'可信任'存储与传输过程中，干扰或硬件故障可能导致位错误，数据可靠性无法仅靠正确编码保证。校验让数据从“能表示”走向“可信任”课程小结奇偶校验：最简检错PARITYCHECK在数据位后附加一个校验位使整个编码中

1的个数保持奇数或偶数接收方据此判断数据是否出错海明码：检错且纠错HAMMINGCODE不仅能发现错误，还能定位并纠正单个位错误。可纠错检错升级03中央处理器计算机的心脏与大脑CPU的组成与功能运算器Q运算器的作用是什么？A

在控制器指挥下完成算术运算与逻辑运算，核心是

ALU，另有寄存器暂存操作数与中间结果。控制器Q控制器的作用是什么？A

从存储器取指令、分析指令、产生控制信号，协调全机各部件按时序工作。现代扩展Q现代CPU为何更复杂？A

CPU还集成寄存器组、高速缓存等，结构远比基本划分复杂。抓住运算与控制两条主线，即可提纲挈领把握CPU工作本质。指令与指令系统程序在机器层面就是一条条指令，每条指令由操作码与地址码两部分构成。操作码指明做什么——加法、传送、跳转。地址码指明操作对象在哪里。指令系统一台计算机全部指令的集合，是硬件设计者与软件编写者之间的接口。常见寻址方式立即寻址、直接寻址、寄存器寻址，为程序灵活访问数据提供多种途径。指令执行的基本过程取指→译码→执行→写回，CPU按此节拍周而复始，程序得以连续运行——这是计算机自动工作的根本机制。第1步取指从存储器读入指令控制器按程序计数器（PC）给出的地址，从存储器读出指令，送入指令寄存器。第2步译码分析指令含义分析指令操作码，判断要执行何种操作。第3步执行与写回运算并保存结果运算器或相关部件完成规定操作；若产生结果，写回指定位置。第4步循环自动指向下一条指令PC自动指向下一条指令，循环往复，程序得以连续运行。数据通路与控制器的工作方式“数据通路：指令执行时数据流经的部件与连接线路。”控制器的任务：按序指挥数据在通路中正确流动硬布线控制器原理：逻辑电路直接产生控制信号速度：快设计复杂、不易修改微程序控制器原理：控制信号编成微程序存入控制存储器速度：稍慢修改灵活速度与灵活性的权衡，是组成设计的典型命题。VS04存储体系速度与容量的平衡艺术多级存储体系结构基本矛盾与解决思路基本矛盾：容量大、速度快、成本低，三者难以同时满足。解决思路：多级存储体系，组合不同速度、容量与价格的存储器。整体效果：兼顾速度、容量与成本，获得接近最快存储器的性能体验。存储层级4级寄存器CPU内部，速度最快、容量最小高速缓存（Cache）次快，衔接CPU与主存主存储器速度居中，容量居中辅助存储器硬盘、固态盘，容量大、速度慢主存储器：程序与数据的舞台按地址访问是主存工作的核心机制。主存直接与CPU交换信息，是程序运行时指令与数据的存放场所。主存工作的四个关键侧面存储体由大量存储单元构成，每单元有唯一地址。访问路径CPU经地址总线发地址，经数据总线读写数据。性能指标存储容量+存取速度器件特性随机存取存储器（RAM），断电信息丢失，属易失性存储器。高速缓存的加速原理Cache的定位位于

CPU与主存之间，容量小、速度快，存放CPU近期可能反复使用的指令和数据。加速的依据：局部性原理时间局部性：刚访问过的内容，短期内很可能再次被访问空间局部性：刚访问过的内容附近的数据，很可能接着被访问加速的机制程序执行往往集中访问一小段代码或一小块数据。Cache把频繁访问的内容提前调入，使大多数访存请求在Cache中命中，显著缩短平均访问时间。性能判断缓存命中率越高，系统整体性能越好——概率思想在计算机设计中的直接应用。辅助存储器与存储层次协同长期保存大量程序与数据，断电后信息依然保留。辅存定位长期保存大量程序与数据，断电后信息依然保留。两类典型机械硬盘磁介质记录，容量大、价格低，速度远慢于主存固态硬盘闪存芯片，速度快、无机械部件，正逐步普及协同机制CPU直接访问Cache和主存；辅存数据须先调入主存才能被处理。各级存储依靠层次间调度协同，在成本可接受范围内取得容量与速度的平衡。05输入输出系统连接数字世界与物理世界输入输出系统与接口CPU与主存内部是整齐划一的数字世界，外部设备却各有各的速度与数据格式。接口作为桥梁：一项专用电路，负责缓冲数据、转换格式、传递状态，让CPU以统一方式与各类外部设备交换数据。接口的三大基本功能01数据缓冲暂存数据以匹配速度差异，让高速CPU与慢速外设顺畅交接。02格式转换统一外部设备的数据格式，将外设信号翻译成CPU能识别的形式。03状态传递传递外设的工作状态信息，让CPU随时了解设备是否就绪、是否出错。程序查询与程序中断方式中断让

CPU

从等待中解放出来程序查询CPU全程等待反复查询：CPU反复读取外设状态，直到外设就绪才传送数据。效率极低：控制简单，但等待期间CPU无法做任何其他事。程序中断外设主动通知主动请求：外设准备好后主动发出中断请求，CPU暂停当前任务完成数据传送，随即返回原任务。效率更高：外设准备数据的时间里，CPU可继续执行其他程序。中断机制是计算机实现多任务处理的重要基础DMA方式与总线结构总线结构三者共同构成

CPU、存储器与外设之间的公共通信干线，统一协调全机信息流动。问题

中断方式中断方式的局限每次数据传送仍需

CPU介入，对磁盘等高速外设效率不足。对策

DMA方式DMA方式由

DMA控制器在外设与主存之间直接传送成批数据；CPU仅在开始与结束时做设置和善后，传送过程几乎不参与。1总线01地址总线传哪里传送地址信息2总线02数据总线传什么传送数据3总线03控制总线怎么传传送控制信号06系统整合与展望从部件到系统的整体视角操作系统与硬件的协同操作系统是软硬件协同的枢