TTAF 385-2026 信息通信集成电路溯源评估方法

Traceabilityevaluatio2026-10-19实施版权声明 1 13术语和定义 1 15溯源评估架构 2 25.2评估分类 36评估方法 36.1厂商基本信息 36.1.1研发团队 3 36.2设计开发 46.2.1设计代码 46.2.2设计方案 5 76.3.1生产技术/工艺 76.3.2生产设备与产线 76.4封装测试 86.4.1芯片封装 86.4.2芯片测试 86.5芯片物理分析 9 9 6.5.3封测技术分析 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。产业促进中心、紫光同芯微电子有限公司、翱捷科技股份有限III1下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本(包括所有的修改单)适用将信息技术与通信技术相融合，实现信息采集、运算处理、数据传输的软硬3.4IP:知识产权(intellectualproperty)厂商基本信息设计开发生产制造封装检测芯片物理分析文件评估物理评估封测技术分析生产工艺分析设计技术分析芯片测试设计方案设计代码生产技术/工艺生产设备与产线芯片封装研发团队3——芯片物理溯源一致性(可选):如物理微观形貌与设计文件的一致程度等。——D类：仅少数评估要素得到覆盖，大多数环节所需的溯源信息均缺失。评估编号：1定性等方面。预置条件：a)厂商提供营业执照、办公场所证明(如租赁合同或产权证);b)提供研发团队人员名单、社保缴纳记录或劳动合同等能够证明团评估步骤：a)审查厂商提供的办公场所证明材料，核实研发团队实际工作地点等；b)核查团队人员清单，统计研发人员总数、核心骨干履历及在职时长等。预期结果：a)办公场所信息真实有效，应与厂商声明一致；b)团队规模、人员构成应与披露信息相符，稳定性良好。评估编号：2工具和计算环境的配置与使用情况。4a)核对EDA工具授权范围、软件版本，确认与芯片设计需求匹配；b)梳理算力集群、设计工作站部署清单，查验设备运维使用日志；a)EDA工具采用情况，应覆盖设计所需功能；b)计算资源配置合理，应能够支撑芯片研发。评估编号：3评估目的：验证芯片设计的RTL源代码与前端设计网a)使用EDA形式等效验证工具，以b)检查工具报告，识别所有不一致点（如未匹配节点、属性差异c)对不一致项，要求提供差异原因说明及支持性文件(如特殊宏单元建模说明)。后端网表与前端网表一致评估目的：验证芯片的后端网表（版图提取网表）与前端网表（综合后网表）在逻辑a)厂商提供前端网表、后端网表（含版图提取网表）；a)采用EDA形式等效检查或网表比对工具，检查布局布线阶段未引入额外逻辑、未5b)关注工具报告中的差异项，区分正常的插入(如时钟缓冲器、时序修复单元)与预期结果：a)后端网表与前端网表功能应等价一致，插入项有合理说明。评估编号：5评估项目：设计版图与后端网表一致性审查(LVS)a)厂商提供最终量产版图文件、后端电路网表；b)提供LVS验证原始报告、工艺版图调整说明文a)使用LVS工具，从版图中提取电路网表；b)将提取网表与设计网表比较，检查是否存在连线错误、器件遗漏或多余等问题；c)对于不匹配项，分析原因(如版图修改、工艺限制调整),并予以记a)LVS比对通过，版图与网表应保持一致。预置条件：a)厂商提供需求定义文档、概要设计文档、详细设计说明；b)提供版本控制和评审记录等佐证材料。评估步骤：a)审查需求文档是否清晰列出芯片的功能要求、性能指标和应用场景；b)审查概要设计文档给出的芯片系统架构、模块划分、接口定义等是否完整；c)审查详细设计是否包含关键模块电路设计实现、设计决策依据等技术细节；d)验证各文档间的一致性，并审查版本更新和评审签字记录。预期结果：a)各层级设计应文档齐全、相互一致；b)文档应有受控版本和评审记录，研发过程可追6a)厂商提供项目立项书、计划书、组织架构及人员分工说明；b)提供开发进度计划（如甘特图）、里程a)审查项目计划是否合理，芯片开发是否按计划推进；b)检查里程碑设置是否明确，关键里程碑是否经过评审和批准；c)核查变更记录和决策日志，评估过程受控程度；a)项目管理应文件完整、关键节点有评审和批准；b)变更和决策应有记录、研发过程受控。评估编号：8评估项目：芯片产品规格书评估目的：核查产品规格书及相关软硬件说明文档，评估产品定义与实现的一致性。a)厂商提供芯片产品规格书（含功能、性能、电气接口、封装、应用场景等）；b)如有配套软件或硬件参考设计文档，一并提供。）；b)规格书版本应受控制，反映产品当前状态。评估编号：9评估项目：模拟设计版图评估目的：审查模拟芯片的版图设计文件和设计登记（设计定型）记录，验证模拟电路的版图实现是否符合设计预期并经过正式评审和a)厂商提供模拟电路版图文件（包含关键模块布局、器件尺寸、工艺信息）；b)提供设计登记（设计定型）文件。a)审查模拟版图是否完整，关键器件和走线是否清晰；7b)核对设计登记文件中的芯片设计定型时的重要参数和确认信息与芯片尺寸、工艺节点、定版日期、参与者签字等；预期结果：a)版图应文件齐全、设计登记信息完整；评估项目：生产技术/工艺预置条件：a)厂商提供晶圆制造(流片)合同、工艺流程说明书或代工厂技术协议；评估步骤：a)审查流片合同，核实制造地点、代工厂名称、工艺节点、晶圆尺寸、生产批次；b)审查工艺流程说明，确认主要工艺步骤(光刻、刻蚀、离子注入等)及关键控制c)检查是否有工艺变更通知或异常报告，评估其影响。预期结果：a)制造信息与厂商声明一致，合同和技术文件应齐备；评估项目：生产设备与产线a)厂商提供芯片生产线的基本情况(所在地、自有)或代设备清单及设备校准记录；b)委外制造时，提供代工厂的生产报告或证明文a)确认芯片生产线地理位置、自有产线或委外代工属性；b)核查设备清单及其参数，包括光刻机型号、刻蚀机类型、离子注入能量范围判断芯片生产条件是否符合所要求的工艺规格；c)审查设备校准和认证记录，确认设备状态正常；d)检查代工厂报告中的产线信息与厂商披露是否一致。8a)设备配置应符合工艺规格，设备校准记录有效；评估编号：12评估项目：芯片封装评估目的：审查封装环节的合同及技术资料，评估封装过程的可追溯a)厂商提供封装设计方案文件;a)审查封装设计方案，确认封装形式（如QFN、BGA等封装类型）、引脚排列、封装b)核对封装合同是否载明封装服务提供方、封装工艺规格和质量保障要求等条款；c)确认芯片封装由哪家单位执行、采用了何种封装技术、设备和材料，并核实其与d)若封装有质量控制点（如焊接强度测），a)封装文件齐全，封装方、工艺、设备和材料应与声明一致；评估编号：13评估项目：芯片测试a)审查测试合同，确认测试执行方、测试项目和条件；b)核对设备及耗材清单，确认测试所用仪c)比对厂商披露的测试信息与合同细节是否一致，并关注测试过程中有无异常情况记录（例如测试过程中出现失效品的处置记录），评9b)测试结果应有记录，异常处理合理，出厂检验可靠。评估项目：DIEMARK与封装丝印a)提供待测芯片实物及型号、批次标识规范说明文档，封装规格书；b)具备光学显微镜、X-Ray设备、开封设备和超声清洗设备。a)显微镜观察：利用光学显微镜拍摄芯片封装体表面的丝取完整的封装丝印图像；b)X-Ray无损观察：对封装芯片进行X射线扫描，确定内部芯片的位置和尺寸；c)开封：根据芯片的封装类型，选择合适方法(如机械开封、激光开封或化学试剂开封)去除芯片封装体，暴露内部裸片表面；d)超声清洗：使用超声清洗设备配合异丙醇等溶剂清洗裸片表面，随后用去离子水冲洗并烘干，以去除残留封装材料；e)显微镜观察：利用光学显微镜观察清洁后的裸片表面，获取并记录裸片表面的标识(DIEMARK)信息；f)比对识别：将裸片上的DIEMARK与芯片封装表面丝印信息进行比对，核查两者所标示的厂商、型号、批次等标识是否一致。a)芯片在封装前后的各种标识信息应保持一致。评估编号：15评估目的：验证芯片金属布线的层数与厂商披露的金属层数的一致性。a)芯片实物及厂商提供的版图金属层堆栈结构说明文件；b)具备光学显微镜、X-Ray扫描、开封设备、超声清洗设备和FIB-SEM检测设备。a)显微镜观察：利用光学显微镜获取芯片封装表面的图像，并进行拼接以得到完整的封装丝印视图；b)X-Ray无损观察：对封装芯片进行X射线扫描，明确芯片裸片在封和尺寸；c)开封：采用适当的开封方式（机械、激光或化学方法）移除芯片外部封装材料，d)超声清洗：使用异丙醇等溶剂清洗裸片表面，随后用去离子水漂洗并烘干，清除f)截面制备：利用聚焦离子束（FIB）从上向下垂直g)截面成像：利用扫描电子显微镜（SEM）拍摄抛光后的芯片截面微观形貌，获得h)层数识别：分析SEM截面图，识别并计数芯片金属互连的实际i)数据比对：将截面分析得到的金属层实际层数与厂商披露的金属层数进行比较，a)芯片实际金属层堆栈与厂商所提供信息应保持一致。评估编号：16a)芯片实物及设计版图；b)具备开封设备、钝化层刻蚀设备、SEM设备。a)显微镜观察：使用光学显微镜拍摄芯片封装体表面的丝印图像并拼接，得到完整b)X-Ray无损观察：对芯片进行X射线扫描，明确芯片裸片在封装材料中的定位；d)超声清洗：清洗裸片表面并烘干，去除杂质e)去除钝化层：依据芯片表面钝化层的材料，采用化学湿法腐蚀、等离子刻蚀或反应离子刻蚀等工艺去除裸片表面的钝化层，露出顶层金属结f)图像采集：在扫描电子显微镜（SEM）下观察裸片顶层金属的表面形貌，选取具有典型特征的区域进行高倍率成像，获取清晰的顶层金属布g)图像拼接：将获取的多张顶层金属显微图像进行拼接，生成所选区域完整的金属h)布局比对：在设计版图文件中找到与上述SEM图像对应的顶层金属布线区域，将版图中的顶层布线与SEM实物图像进行叠加比对，通过走线形状和布局特征的相a)芯片顶层布线实现与设计版图应保持一致。评估编号：17评估目的：验证芯片中间层(金属层堆栈中非顶层)的布线布局与设计版图的一致性。a)芯片实物及设计版图；b)具备光学显微镜、X-Ray、开封设备、钝化层刻蚀设备及SEM设a)显微镜观察：利用光学显微镜拍摄芯片封装体表面图像识的完整视图；b)X-Ray无损观察：对芯片进行X射线扫描，确定芯片裸片的位置和尺寸；c)开封：根据芯片封装类型，选择合适的方法去除封装材料，暴露芯片裸片；d)超声清洗：清洁裸片表面，去除封装残留物质并烘干；e)去除钝化层：根据钝化层材料不同，采用化学腐蚀或等离子刻蚀等手段去除芯片表面的钝化保护层；f)去除顶层金属：通过湿法腐蚀剂溶解去除芯片的顶层金属布线；g)去除介电层：选择机械研磨、反应离子刻蚀(RIE)或离子抛光等方法，去除顶层与下一层金属之间的介电层，保留下方的金属层结构；直至仅剩下覆盖在目标层上的最后一层介电材料；i)去除介电层：通过机械研磨或反应离子刻蚀等方式，移除覆盖目标中间金属层的介电层，露出目标中间金属层；j)图像采集：在扫描电子显微镜(SEM)下观察目标中间金属层的形貌特征，选取典型区域放大并拍摄，获取该层局部清晰图像；k)图像拼接：将获取目标中间层金属SEM图像进行拼接，还原该走线形貌；1)布局比对：在设计版图中找到与所拍摄区域对应的中间层金属布线版图，将拼接中间层布线与设计是否一致。a)芯片内部多层互连结构与设计版图应保持一致。评估编号：18评估目的：验证芯片实物的Poly栅极层布局预置条件：a)芯片实物及设计版图；b)具备逐层去除至Poly层的工艺设备和SEM设备。评估步骤：a)显微镜观察：获取芯片封装体表面的光学图像并拼接成全景，以呈现完整的封装b)X-Ray无损观察：利用X射线扫描确定芯片裸片在封装中的位置；c)开封：移除芯片封装材料，取出芯片裸片；e)去除钝化层：根据芯片钝化层材料，采用化学腐蚀、等离子刻蚀或反应离子刻蚀f)去除顶层金属：通过化学湿法腐蚀去除顶层金属布线；k)图像拼接：将Poly层局部SEM图像进行拼接，获得该区域完整的Poly层版图进行比对，通过栅极布局形状和尺寸等特征评估两者的a)芯片最底层晶体管栅极层布评估编号：19b)具备逐层去层、SEM成像及电路提取a)显微镜观察：拍摄芯片封装体表面的丝印标识图像并拼接，确定目标模拟模块在b)X-Ray无损观察：对封装芯片进行X射线扫描，明确裸片中目标模块的所在位置；c)开封：去除封装材料，获取芯片裸片；e)去除钝化层：去除芯片表面的钝化层，露出顶层金属互连结构；f)图像获取：使用扫描电子显微镜（SEM）拍摄选定的目标模拟模块区域顶层金属h)去除介电层：使用机械研磨或刻蚀方法去除金属层之间的介电层，保留下方金属j)去除金属层N:继续采用湿法腐蚀去除该层金属，露出下层介电材料；k)去除介电材料：移除覆盖下层金属(N-1层)的介电层，裸露出金属层N-1;1)图像获取：使用SEM拍摄目标区域暴露的金属层N-1布线图，并拼接保存；出Poly层，并同样利用SEM获取Poly层布图；n)原理图提取：根据逐层拍摄所得到的各层布线图，将目标模拟模块的电连接关系整理，提取出该模块对应的电路原理图；o)原理图比对：将提取出的模拟模块原理图与厂商提供的该模块原理图进行比较，评估两者在电路结构和元件连接上的一致性。预期结果：a)模拟/射频功能模块的实际电路实现与设计原理图应保持一致。评估目的：验证芯片实际制造工艺(制程节点、技术特征)与厂商声明的一致性。a)芯片实物及厂商工