电子技术基础 数字部分（第8版）课件7.2 ROM

7.2ROM7.2.1固定ROM7.2.2可编程ROM7.2.3ROM实例7.2.4ROM应用举例ROM，工作时内容只能读出，不能随时写入。ROM的分类：按写入情况划分

固定ROM可编程ROM一次可编程PROM光可擦除可编程EPROM电可擦除可编程E2PROM按存贮单元中器件划分

二极管ROM三极管ROMMOS管ROM7.2ROM(只读存储器)闪存存储矩阵

地址译码器地址输入7.2.1固定ROM数据输出控制信号输入输出控制电路地址译码器存储矩阵输出控制电路

ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。

固定ROM是一种永久性数据存储器，其中的数据一般由专用的装置写入，数据一旦写入，不能随意改写，在切断电源之后，数据也不会消失。1.一维译码ROM存储矩阵位线字线输出控制电路M=4

4地址译码器当OE=0时字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时,输出为高阻状态行线列线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。2.二维译码ROM该存储器的容量=?存储矩阵7.2.2可编程ROM1、一次性编程PROM：由带熔丝或反熔丝的器件构成，只能烧写一次。2、可重复编程的ROM①EPROM：光可擦除用SIMOS管，有石英盖板，用紫外灯或X射线照15~20分钟擦除。②E2PROM：电可擦除用FlotoxMOS管，在线电擦除，但集成度低。③Flash:由FlashMOS管构成，有NOR和NAND型两类。1.一次性可编程的PROM存储阵列由熔丝型、反熔丝的半导体器件构成（1）熔丝型没有编程时，单元由金属熔丝连通。在编程时，用比工作电流大许多的电流，将不需要连通的熔丝烧断。7.2.2可编程ROM（2）反熔丝型编程时利用高压将介质层击穿，呈现导通状态。X多晶硅层和扩散层两个导体之间，有一层很薄的绝缘介质层，未编程时呈现高阻抗，相当于断开状态。编程前，浮栅上没有电荷的MOS管，与普通增强型NMOS管一样,当栅极加正常逻辑高电平时，MOS管导通,否则截止。经编程向浮栅上注入电子后，栅极加正常高电平或低电平，MOS管始终相当于断开。如果将浮栅上的电子释放，可以使MOS管恢复正常。即可多次编程。

浮栅MOS管：X2.可重复编程的ROM三种浮栅MOS管：叠栅注入MOS(SIMOS)管，紫外光照射擦除浮栅隧道氧化层MOS(FlotoxMOS)管，电擦除快闪(Flash)叠栅MOS管，电擦除若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。

当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压

，MOS管导通。a.EPROM—叠栅注入MOS(SIMOS)管

25V25VGND5V5VGND

iD

VT1

VT2

vGS

浮栅无电子

O

编程前

iD

VT1

VT2

vGS

浮栅无电子

浮栅有电子

O

编程前

编程后

5V5VGND5V5VGND导通截止存储0存储1浮栅延长区与漏区N+之间的交叠处有一个厚度约为80(埃)的薄绝缘层——遂道区。当遂道区的电场强度大到一定程度，使漏区与浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。遂道MOS管是用电擦除，擦除速度快。b.E2PROM—浮栅隧道氧化层MOS(FlotoxMOS)管

为了保护FlotoxMOS的极薄氧化层，将其与普通MOS串接。E2PROM的存储单元结构特点:

1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的；

2.浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。c.闪存—FlashMOS管浮栅上有电荷存0，没有电荷存1。1.编程操作2.读操作3.擦除操作

重要前提：闪存在编程操作前，所有存储单元必须处于全“1”状态。闪存三种基本操作单元状态定义：“1”状态：浮栅上无电荷，MOS管正常导通。“0”状态：浮栅上有电荷，MOS管阈值电压升高，截止。核心目标：将选定的存储单元从“1”变为“0”。编程操作电压条件：控制栅：高电压脉冲（例如+12V）漏极：高电压（例如+6V）源极：接地（0V）衬底：接地物理过程：强电场使沟道电子穿透氧化层注入浮栅，浮栅俘获电子带负电，即写入“0|”。核心目标：检测存储单元中存放的是“0”还是“1”。读操作—判断“0”或“1”电压条件：控制栅：高电平（例如+5V）漏极：小正电压（例如+1V，用于产生可测量电流）源极：接地（0V）判定逻辑：

读出“1”：浮栅无电荷，阈值低，MOS管导通，漏源之间有电流。

读出“0”：浮栅有电荷，阈值高，MOS管截止，漏源极之间无电流。核心目标：将所有单元恢复成全“1”状态。擦除操作—恢复全“1”电压条件：衬底：高电压脉冲（如+20V）

控制栅：接地（0V）漏极：悬空或接地源极：接地（0V）物理过程：衬底高压使浮栅电荷经隧道效应释放，单元擦除为“1”。NOR型闪存存储矩阵结构（以4

4为例）结构要点：

•每根位(列)线上，所有MOS管的漏极和源极并联

图中已完成数据编程操作浮栅有圆点（电荷）→MOS管始终截止→存“0”浮栅无圆点（无电荷）→MOS管受字线控制→存“1”•位线与上拉PMOS管构成NOR（或非）结构•行线即字线，用于控制对应行MOS管的栅极读操作（例如选中Y0行、I0列）A.选中目标行：Y0高电平，Y1~Y3低电平B.选中目标列：I0列位线接通，准备检测电流5V000读操作（例如选中Y0

行、I0

列）C.判定单元状态：•选中MOS管浮栅有电荷（存0）→截止→I0列无电流

•选中MOS管浮栅无电荷（存1）→导通→I0列有电流读操作（例如选中Y0

行、I0

列）D.灵敏放大器比较判决：•将I0列电流与参考电流IREF进行比较•I0<IREF→输出低电平（存0）

•I0>IREF→输出高电平（存1）5V000Vo=低电平NAND型闪存存储矩阵结构（以4x4一块为例）结构特点：

•存储阵列按块划分，一块为4×4存储矩阵•每块由选择线确定块是否被选中•每列所有MOS管串联，构成NAND（与非）结构NAND型闪存存储矩阵结构（以4x4一块为例）结构特点：

•输出从PMOS管漏极引出，PMOS栅极接控制信号•优势：省去大量MOS管接地，集成度高于NOR型闪存图中已完成数据编程操作浮栅有圆点（电荷）→MOS管始终截止→存“0”浮栅无圆点（无电荷）→MOS管受字线控制→存“1”读操作（例如选中Y1行、I0列）A.源极S接地，选择线1、2接高电平→选择管导通，选定目标块B.Y1加低电压（0-1V）：

•浮栅有电荷→MOS管截止

•浮栅无电荷→MOS管导通（阈值电压很低）4V4V00-1V读操作（例如选中Y1行、I0列）C.未选中行Y0、Y2、Y3加高电压(5V)→对应MOS管截止D.电流判定（I0列）：

•Y1单元有电荷(存0)→截止→串联支路断开→I0列无电流

•Y1单元无电荷(存1)→导通→串联支路导通→I0列有电流4V0-1V4V05V5V5V读操作（例如选中Y1行、I0列）E.灵敏放大器判决：

•I0<IREF→输出低电平（存0）

•I0>IREF→输出高电平（存1）4V0-1V4V05V5V5VVo=低电平7.2.2可编程ROM几种ROM性能比较

FlashROMEPROME2PROM非易失性是是是是高密度是是是否单管存储单元是是是否在系统可写是否否是7.2.3ROM实例1.NORFlash芯片MX29F200C简介256K

8位/128K18位ROM

部分工作模式工作模式A16~A-1Q7~Q0读HLLHAi数据输出输出无效HLHH✕高阻等待HH✕✕✕高阻写HLHLAi数据输入复位L✕✕✕✕高阻2.读操作与定时图（2）加入有效的片选信号（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；1.用于存储固定的专用程序2.利用ROM可实现查表或码制变换等功能

查表功能－－查某个角度的三角函数

把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。

码制变换－－把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.2.4ROM应用举例用ROM实现二进制码到格雷码相互转换的电路B3B2B1B0二进制码G3G2G1G0格雷码00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000根据真值表写出格雷码的每位逻辑函数表达式

输入4位B3B2B1B0，输出4位G3G2G1G0需要4根地址线和4根数据线的ROMROM容量：至少24×4ROM实现结构•地址线：A3A2A1A0接二进制码B3B2B1B0•地址译码器：产生16条字线W0~W15，分别对应16个最小项•存储矩阵：16行×4列，位线输出即为格雷码G3G2G1G0ROM实现结构根据最小项表达式，得到字线与位线的关系•G3连接字线：W8、W9、W10、W11、W12、W13、W14、W15•G2连接字线：W4、W5、W6、W7、W8、W9、W10、W11•G1连接字线：W2、W3、W4、W5、W10、W11、W12、W13•G0连接字线：W1、W2、W5、W6、W9、W10、W13、W14•ROM本质上是一个“与-或”逻辑阵列：地址译码器=与阵列，产生全部最小项（字线）。存储矩阵=或阵列，输出组合逻辑结果（位线）。•设计方法：1.确定输入、输出变量。2.列出真值表。3.写出最小项表达式。4.在位线与对应字线交叉点画“●”（表示逻辑1），实现数据写入。3.ROM实现组合逻辑电路•时序电路=组合电路+存储电路（触发器）用ROM实现组合逻辑部分，结构如图所示。•设计流程：与普通同步时序电路一致，只是组合逻辑用ROM代替门电路。基于ROM的同步时序逻辑电路结构解：•给定状态转换图：输入：X，输出：Y状态数：4个→需要2个D触发器（Q₁、Q₀）•设计目标：用D触发器和ROM实现该同步时序电路。例：状态转换图如图所示，试用D触发器设计基于ROM的同步时序电路。（1）

列状态表Y000000001010010100011110100010101100110110111001（2）

确定激励方程和输出方程ROM地