第7章 时序逻辑电路new.ppt

1、第七章：时序逻辑电路,7.1 时序逻辑电路的特征 7.2 触发器 7.3 计数器 7.4 寄存器,学习要点,了解时序逻辑电路与组合逻辑电路的差别； 了解可控RS触发器的结构及工作原理，掌握主从RS触发器、JK触发器、D触发器的逻辑功能，牢记触发器的逻辑表达式，会绘制时序图，了解不同类型触发器的相互转换； 能够分析同步计数器的计数规律，写出计数器的驱动方程，状态方程，作出状态转换图，画出时序图，判断计数规律； 理解寄存器的基本原理，了解各种类型寄存器的结构特征，能分析、判断寄存器的类型。,7.1 时序逻辑电路的特征,组合逻辑电路的特点： 任何给定时刻的稳定输出仅仅决定于该时刻电路的输入，而与以前

2、各时刻电路的输入状况无关； 输入-输出之间没有反馈。 时序逻辑电路的特点: 电路中含有存贮单元，它的输出状态不仅与同一时刻的输入状态有关，而且还取决于原有的状态； 输入-输出之间至少有一条反馈路径。,7.2 触发器,触发器对数字信号具有记忆和存贮的功能，是构成时序逻辑电路存贮部分的基本单元，也是数字电路的基本逻辑单元。在输入信号的作用下，它能够从一种稳态(0或1)转变到另一种稳态(1或0)。,有两种不同类型的输入端。,“0”态,“1”态,逻辑变量输入端，如D、 RS、JK、T,7.2.1 RS触发器,RS触发器包括可控RS触发器(同步RS触发器)和主从RS触发器。 “同步”的含义：RS 触发器

3、的动作与时钟CP 同步。,直接置位端,直接清零端,CP=0时,0,触发器保持原态,1,取决于R、S及原态,1,若原状态：,保持不变！,输入R=0, S=0时,0,1,1,0,输出保持：,1,若原状态：,1,0,0,1,输出保持：,1,若原状态：,输入R=0, S=1时,0,1,1,0,输出保持：,1,若原状态：,1,0,1,0,输出变为：,置“1” ！,1,若原状态：,置“0” ！,输入R=1, S=0时,0,1,0,1,输出变为：,1,若原状态：,1,0,0,1,输出保持：,输出QQ1，为逻辑功能的混乱状态。 当CP10或R、S同时由10时，逻辑状态是不定的。 因此使用RS触发器时应保证RS

4、0（约束条件）,1,若原状态：,输出状态不定！,输入R=1, S=1时,0,1,1,1,输出变为：,逻辑功能混乱！,1,1,RS触发器的真值表如下表,注意：由表可知RS触发器逻辑功能： 若CP为低电平时，无论R、S输入如何，触发器输出状态保持原态不变；只有在CP为高电平时，R、S输入才可能影响输出状态。所以称这样的触发器为时钟高电平有效的触发器。 若R=0,S=1，则在CP的有效电平到来后，次态被置“1”，即Qn+1=1; 若R=1,S=0，则在CP的有效电平到来后，次态被清“0”，即Qn+1=0; 若R=0,S=0，则在CP的有效电平到来后，次态保持不变，即Qn+1= Qn 若R=1,S=1

5、，则CP端有效电平到来后，触发器输出QQ=1(为混乱状态)，待CP有效电平消失后，触发器输出状态不定，因此R=S=1是不允许的，为保证触发器能正常工作，应确保RS=0。,逻辑表达式：,状态转换图表示（右图）,状态转换图，即表示了次态输出与输入R、S及现态输出间的逻辑关系，又表明了触发器从一个状态转换到另一个状态时，对输入信号R、S的要求。因此，它能全面地揭示RS触发器的逻辑功能及转换规律，是分析和研究时序逻辑电路的重要图示方法。,状态转换图中的两个圆圈分别代表触发器状态Q的两个可能取值0和1，带箭头引线表示转换的方向，在方向引线旁边所标注的文字表示实现转换的条件。,例：已知R、S波形，分析在C

6、P脉冲作用下输出Q的波形。 分析：此RS触发器为高电平有效。按触发器的功能（真值表）分析。,若在CP=1期间，R、S端信号发生变化会引起触发器输出状态的改变，这种现象称为空翻。发生空翻现象时，时钟脉冲CP失去对触发器的触发控制作用，使触发器不能和与其所联的前后级时序逻辑单元协调工作，从而导致混乱的逻辑输出。 注意：使用可控RS触发器时既要保证RS=0，同时还要保证在CP=1期间R、S不会发生变化。,主从RS触发器能有效地消除空翻现象。 主从RS触发器是由两个可控RS触发器复合而成，其中F1称为主触发器，F2称为从触发器。 主从RS触发器工作过程分两个阶段来完成：,(1)接收信号阶段：在CP的前

7、沿，主触发器F1将R、S逻辑值输入，Q1做相应的变化，从触发器F2将保持原状态不变。 (2)触发翻转阶段：在CP的后沿，主触发器的输入被封锁，从触发器Q2按上一阶段中R2、S2的设定而变化。 主从RS触发器的工作特点：CP前沿接收信号，后沿触发翻转。,7.2.2 JK触发器,主从JK触发器，是由主从RS触发器改进而来。 用作主触发器F1的RS触发器是一个多输入端触发器，R和S端各分别有两个输入端。同一功能的多个输入端之间是“与”的关系。 JK触发器的输入端JK不再有限制条件。 JK触发器逻辑表达式：,JK触发器真值表,功能表,该触发器带有直接置位复位端,下降沿触发,状态转换图,CP,K,J,Q

8、,保持,翻转,置“0”,例1：画出主从 JK 触发器输出端波形图。 (设触发器初态为“0”)。,例2：画出主从 JK 触发器输出端波形图。,Q,Q,1,2,3,4,5,6,例3：画出主从 JK 触发器输出端波形图。,例4：假设初始状态 Q n = 0 ，画出Q1和Q2 的波形图。, 看懂逻辑符号 ；, 熟练使用功能表 。,Q1,Q2,7.2.3 D触发器,通常所用的D触发器又叫维持阻塞型D触发器，简称维阻型D触发器，它是一种边沿型触发器。,功能表,逻辑表达式,状态转换图,逻辑符号,例：画出D 触发器的输出波形。(设触发器初态为“0”）,Q,该触发器带有直接置位复位端,上升沿触发,7.2.4 T

9、触发器,功能表,逻辑状态表,逻辑表达式,逻辑符号,例：画出T 触发器的输出波形。(设触发器初态为“0”）,Q,T,CP,7.2.5不同类型触发器的相互转换,(1)D触发器转换成RS、JK、T触发器,(2)JK触发器转换成RS、D、T触发器,7.2.6触发器的电路结构与逻辑功能的关系,触发器的逻辑功能是指触发器的次态和现态及输入信号之间的逻辑关系，而逻辑功能可以用触发器的逻辑表达式(特性方程)、 真值表或状态转换图描述。根据逻辑功能的不同，触发器可分为RS、JK、D、T等类型。 可控(同步）触发器、主从触发器、边沿触发器等是指电路结构的不同形式，因而它们具有不同的动作特点。 触发器的逻辑功能与电

10、路结构并无固定的对应关系。,触发器的分类：,按功能分：有RS 触发器、D 型触发器、JK触发器、T 型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。,7.3 计数器,计数器是用来累计脉冲个数的部件。 计数器的分类： 按计数制式分可分为二进制计数器、十进制计数器和任意进制计数器。 按计数方式分可分为加法计数器、减法计数器和加、减法都能运行的可逆计数器。 按计数器中每位触发器触发时刻的一致与否，又分为同步计数器和异步计数器。,例1：计数器功能的分析,Q2,Q1,Q0,RD,状态转换表,波形图：,0 0 0 0 0,1 0 0 1 1,2 0 1 0 2,3 0 1 1 3,4

11、 1 0 0 4,5 1 0 1 5,6 1 1 0 6,7 1 1 1 7,8 0 0 0 0,1 2 3 4 5 6 7 8,如何知道是加法还是减法？,如何知道是几进制？,如何知道是异步？,看图 ：,脉冲不同时作用于各触发器， 所以是异步方式工作。,看表：,到几归 0 就是几进制！,看表：,对应十进制数是递增的是加法！,8 进制异步加法计数器,通过分析可知该计数器为：,Q0,Q1,Q0,Q0,状态转换表,0 0 0 0,2 1 0 2,3 1 1 3,4 0 0 0,1 0 1 1,4进制同步加法计数器,对同步时序电路的分析，一般按如下步骤进行： 写出每个触发器输入信号的逻辑表达式(驱动方

12、程)。 把得到的驱动方程代入相应触发器的逻辑表达式(特性方程)，得出每个触发器的状态方程。 如有输出变量，写出输出变量的逻辑表达式(输出方程)。 从理论上讲，有了驱动方程、状态方程、输出方程、时序电路的逻辑功能已经描述清楚了，但实际上常常还很不直观。因而可用状态转换真值表、状态转换图和时序图(波形图)来进一步描述。 有些简单的时序电路，可直接画出时序图或列出状态转换真值表，即可确定时序电路的功能。,7.3.1 四位二进制同步加法计数器,四位二进制同步加法计数器,时序图,7.3.2 十进制计数器,一位十进制同步加法计数器,状态转换图,例1.计数器功能的分析,Q1,Q0,状态转换表：,波形图：,0

13、 0 0 0,1 1 1 3,2 1 0 2,3 0 1 1,4 0 0 0,5 1 1 3,通过分析可知该计数器为：,4 进制异步减法计数器,异步计数器的特点：在异步计数器内部，触发器的触发信号不完全一样，即各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,例2.计数器功能分析,分析步骤：(法一）,计数脉冲,1. 写出控制端的逻辑表达式,J2 = Q1Q0 ， K2 1,J1 = K1 1,2. 写出各触发器的状态方程,3. 填写状态转换表,0 0 0 0 0,1,0,0,1,1,2,0,0,1,2,3,0,1,1,3,4,1,0,0,4,5,0,0,0,0,5进制异步加法计数

14、器,例2:分析步骤： （法二）,0 0 0 0 0 1 1 1 1 1,0 1 1 1 1 1,0 1 1 1 1 1,1 1 1 1 1 1,0 1 1 1 0 1,5 0 0 0 0 1 1 1 1 1,1. 写出控制端的逻辑表达式,J2 = Q1Q0 , K2 1,J1 = K1 1,2. 状态转换表,1,0,1,0,0,1,0,2,3,0,1,1,4,1,0,0,0,1,2,3,4,0,5进制异步加法计数器,例3:分析步骤：,2. 填写 状态转换表,1. 写出控制端的表达式,J2=K2=Q1Q0,J1=K1=Q0,J0=K0=1,0 0 1 1 1 1,0 0 0 0 0 0 0 0

15、1 1,0 0 0 0 1 1,1 1 1 1 1 1,0 0 0 0 1 1,0 0 1 1 1 1,0 0 0 0 1 1,1 1 1 1 1 1,0 0 0 0 1 1,0,0,1,0,1,0,0,1,1,0,0,1,1,1,0,1,1,0,1,1,1,0,0,0,0,1,2,3,4,5,6,7,0,1,2,3,4,5,6,7,8,8 进制同步加法计数器,计数器功能分析总结,异步方式：,波形图,状态表,同步方式：,控制端方程,状态表,混合方式：,状态方程,控制端方程,状态表,7.4 寄存器,寄存器，是具有寄存功能的基本数字部件。它既能把二进制代码暂时存放起来，又能根据需要随时更新或输出所存的代码。 寄存器由触发器和一些逻辑门组成，触发器用来存放代码，逻辑门用来控制代码的接收、传送和输出等。 数码的输入方式有并行和串行之分,输出也有并行和串行之分。 并行输入、并行输出：数码从各输入、输出端同时输入、输出。 串行输入、串行输出：数码从一个输入、输出端逐位输入、输出。,7.4.1 并入/并出数据寄存器,RD:清零，低电平有效；,1,0,0,0,0,0,1,1,1,0,0,0,0,0,0,1,1,0,0,1,1,0,0,0,E；读信号，低电平有效；,CP时