《内部存储器》PPT课件

1、1，第3章内部存储器，3.1存储器概述3.2随机存取存储器3.3随机存取存储器3.4只读存储器和闪存3.5并行存储器3.6高速缓冲存储器，返回，2，3.1存储器概述，1。按存储介质分类：磁表面/半导体存储器按存取方式分类；随机/顺序存储器(磁带)按读写功能分类；只读存储器随机读写存储器按信息可存储性分类；易失性存储器非易失性存储器在存储器系统中按功能分类：主存储器/辅助存储器/高速缓存/控制存储器，3.3.1存储器概述，2。存储器分级结构1。当前存储器低成本存储器速度慢且容量大。在设计计算机内存体系结构时，我们希望内存系统具有高性能和低价格，因此在设计内存系统时，我们应该综合考虑内存容量、速度

2、和价格等因素，建立一个如下图所示的分层内存体系结构。4、3.1.2内存层次，2、层次缓存，是计算机系统中的一种高速小容量半导体内存。主存储器，简称主存储器，是计算机系统的主存储器，用于存储计算机运行过程中的大量程序和数据。外部存储器简称为外部存储器，是一种大容量的辅助存储器。5，3.1.2存储器层次，层次存储器系统之间的连接关系，6，3.1.3主存储器的技术指标，字存储单元：用于存储机器字的存储单元，对应的单元地址称为字地址。字节存储单元：存储一个字节的单元，相应的地址称为字节地址。存储容量：指内存中可容纳的存储单元总数。存储容量越大，可以存储的信息就越多。存取时间，也称为存储器存取时间，是指

3、从发出读操作命令到完成操作和将数据读取到数据总线上所经过的时间。一般来说，读写操作的时间等于读取操作的时间，所以称之为内存访问时间。存储周期：指两次连续读取操作之间的最短时间。通常，存储周期略大于访问时间，其时间单位为ns。内存带宽：单位时间内存访问的信息量，通常以位/秒或字节/秒为单位。7、3.2静态随机存取存储器，主存储器(内部存储器)是半导体存储器。根据信息存储机制的不同，可将其分为两类：静态读写存储器(SRAM)，其存取速度较快，但存储容量不如DRAM大。动态读写存储器：8，3.2静态随机存取存储器，1。基本静态存储单元阵列1、存储位2、三组信号线、地址线、数据线、行线(64)、列线控

4、制线、静态随机存取存储器特征：锁存器用作存储单元。只要锁存器一直通电，它将无限期地保持1或0的记忆。断电时数据会丢失。6条地址线，存储容量为26=64个存储单元；4条数据线，存储器的字长为4位；那么内存总位数=644=256。9，3.2静态随机存取存储器，2。基本静态随机存取存储器逻辑结构静态随机存取存储器芯片大多采用双重解码模式，以组织更大的存储容量。采用两级解码：地址分为X方向和Y方向。第一级在X方向(行解码)和Y方向(列解码)上执行独立解码；然后，在存储器阵列中完成第二阶段交叉解码。10，3.2静态随机存取存储器，32k8位静态随机存取存储器结构图，共15条地址线，8条X方向，256条线

5、解码后输出。Y方向有7列，解码后输出128列。存储器阵列具有256行、128列和8位的三维结构(有8条数据线，字长为8位)。11、3.2静态随机存取存储器，存储体(2561288)通常在一个芯片中集成相同字的相同位(32K1=322101=3210241=2561281)，并且32K位以256128的矩阵排列。八部电影可以组成32KB。地址解码器采用双重解码(减少选择线的数量)。A0A7是行地址解码线，A8A14是列地址解码线，12，3.2静态随机存取存储器，在读和写的互锁逻辑控制信号中，CS是芯片选择信号，当CS有效(低电平)时，门G1和G2都打开。OE是读使能信号。当运行经验有效(低电平)

6、时，门G2打开。在读操作中，写命令WE=1(高电平)，G1门关闭。在写入操作中，WE=0，门G1打开，门G2关闭。请注意，G1门和G2门是互锁的，当一个门打开时，另一个门必须关闭，从而确保读时不写，写时不读。与非门，与非门，13，3.2静态随机存取存储器，3。读写周期读出时间tAQ读周期时间tRC写周期时间tWC写周期时间tWD存取周期读周期时间tRC=写周期时间tWC，地址位首先有效，14，3.3 DRAM存储器，1。动态随机存取存储器的存储原理静态随机存取存储器的存储位是一个触发器。动态随机存取存储器的存储位是由金属氧化物半导体晶体管和电容器组成的存储电路，如图3.6所示。15，3.3 D

7、RAM内存，1。金属氧化物半导体管用作开关，存储的1或0信息由电容器上的电荷量表示。当电容充满电时，表示存储1；当电容放电时，表示存储0。2.图(a)显示将1写入存储位。此时，输出缓冲器关闭，刷新缓冲器关闭，输入缓冲器打开(R/W为低)，输入数据DIN=1被发送到存储单元的位线，并且行线选择为高，这使金属氧化物半导体晶体管导通，因此位线上的高电平对电容器充电，指示1被存储。3.图(b)显示将0写入存储位。此时，输出缓冲器和刷新缓冲器关闭，输入缓冲器打开，输入数据DIN=0被发送到存储单元位线；当行线选择为高时，金属氧化物半导体晶体管导通，因此电容器上的电荷通过金属氧化物半导体晶体管和位线放电，

8、表示0被存储。4。图(c)显示从存储器位读取1。输入缓冲器和刷新缓冲器关闭，输出缓冲器/读取/播放打开(读/写为高)。当行线选择为高电平时，导通金属氧化物半导体晶体管，存储在电容中的1被发送到位线，并通过输出缓冲器/读出放大器发送到DOUT，即DOUT=1。5.图(d)显示(c)读出1后，存储器位覆盖1。由于(c)中1的读出是破坏性的，因此有必要恢复存储器位中的原始1。此时，输入缓冲器关闭，刷新缓冲器打开，输出缓冲器/读取/播放打开。DOUT=1通过刷新缓冲器发送到位线，然后通过金属氧化物半导体管写入电容。注意，输入缓冲器和输出缓冲器总是互锁的。这是因为读和写操作是互斥的，不会同时发生。金属氧

9、化物半导体晶体管，电容器，关，关，开，关，开，关，关，开，开，开，关，关，关，动态随机存取存储器存储位，这是一个存储电路。在四种情况下，线路选择总是处于高电平，以便打开金属氧化物半导体晶体管，该晶体管用作存储位的开关，以形成对电容器充电或放电的路径。16，3.3动态随机存取存储器，2。动态随机存取存储器芯片的逻辑结构图3.7(a)显示了1M4位动态随机存取存储器芯片的管脚图，为了对称，它有两个电源管脚、两个接地管脚和一个空管脚。图3.7(b)是芯片的逻辑结构图。与静态随机存取存储器不同：(1)增加了行地址锁存器和列地址锁存器。为了避免增加芯片地址线的管脚数，采用的方法是分时传输地址码。如果地址

10、总线宽度为10位，首先发送地址代码A0A9，并通过行选通信号RAS将其驱动到行地址锁存器中；然后发送地址码A10A19，并且通过列选通信号CRS将地址码a10a19驱动到列地址锁存器中。芯片内部两部分结合，地址线宽度为20位，存储容量为1M4位。(2)增加了刷新计数器和相应的控制电路。刷新操作与读/写操作交替进行，因此刷新行地址或正常读/写行地址是通过1取2多路开关提供的。17，3.3动态随机存取存储器、18，3.3动态随机存取存储器、3。读/写周期读周期和写周期被定义为从行选通信号RAS的下降沿到下一个RAS信号的下降沿的时间，即两个连续读周期之间的时间间隔。通常，为了便于控制，读周期和写周

11、期的时间是相等的。19、3.3动态随机存取存储器、20、3.3动态随机存取存储器、4。刷新周期原因：动态随机存取存储器的存储位是基于电容上的电荷量，该电荷量随时间和温度而减少，因此必须定期刷新，以将正确的信息保存在其原始存储器中。刷新操作有两种刷新模式：在每个刷新周期中刷新：内存的所有行。分布式刷新：的每行的刷新被插入到正常的读/写周期中。21，3.3动态随机存取存储器，5。内存容量扩展1。字长位数的扩展给定的芯片字长位数很短，不能满足存储器字长的设计要求。此时，有必要用多个给定的码片来扩展字长数字。在三组信号线中，地址线和控制线是公共的，而数据线是分开连接的。D=设计所需的存储容量/所选芯片

12、的存储容量示例2使用1M4位的静态随机存取存储器芯片，设计了1M8位的静态随机存取存储器。解决方案：所需的芯片数量=(1M8)/(1M4)=2个设计的存储器如本书p74的图3.9所示。所连接的三组信号线与示例类似，即地址线和控制线是公共的，并且数据线被分成四个高位和四个低位，但是数据线是双向的并且与静态随机存取存储器芯片的输入/输出端连接。原始字长为4位，设计字长为8位，因此需要扩展到8条数据线和22，3.3动态随机存取存储器。2.给定芯片的存储容量很小(字数很少)，不能满足设计所需的总存储容量。此时，有必要使用多个给定的芯片来扩大字数。三个信号组中给定芯片的地址总线和数据总线是公共的，控制总

13、线中的读/写是公共的，使能端en不能是公共的。芯片选择信号由地址总线的高阶段的解码决定。所需的芯片数量仍然取决于(d=设计所需的存储容量/所选芯片的存储容量)。例3用1M8位动态随机存取存储器芯片设计2M8位动态随机存取存储器：所需芯片数d=(2M8)/(1M8)=2(芯片)见本书图3.10。字长不变，地址总线A0A19同时连接到两个drams的地址输入端，地址总线的最高位是A20和A20，分别作为两个drams的芯片选择信号，两个芯片不会同时工作。作业：P101 1，2，2M8位=22208位=2218位，所以地址线应该扩展到21，23，3.3个动态随机存取存储器。3.存储模块条存储器通常以

14、插槽模块条的形式提供给市场。这种模块条通常被称为存储条，它是在具有一定数量存储芯片的条形小印刷电路板上具有固定存储容量的存储模块。如图所示。内存芯片有30针，72针，100针，144针，168针和许多其他形式。30针内存模块设计为8位数据线，存储容量为256千字节和32兆字节。72针内存模块设计为32位数据总线。32位数据总线和64位数据总线都使用100引脚以上的内存模块。存储容量从4 MB到512 MB不等。24，3.3动态随机存取存储器，6。先进的动态随机存取存储器结构(自学)FPM DRAM:快速页面模式动态存储器，它是根据程序局部性原理实现的。在读和写周期中，为了找到某个存储单元地址，

15、首先由低电平行选通信号RAS确定行地址，然后由低电平列选择信号CAS确定列地址。在下一个搜索操作中，RAS选择行地址，CAS选择列地址，依此类推，如下图所示。25，3.3动态随机存取存储器，第七版。动态随机存取存储器主存储器读写正确性的验证(自学习)动态随机存取存储器通常用作主存储器，其读写操作的正确性和可靠性非常重要。因此，除了正常的数据位宽度之外，还增加了一个额外的电位来验证读/写操作的正确性。增加的额外电位也应与数据位一起写入动态随机存取存储器，以便保存。原理如图所示。26、3.4只读存储器和闪存。1.只读存储器叫做只读存储器。顾名思义，只读意味着当它工作时只能被读取而不能被写入。但是，

16、存储在其中的原始数据必须在工作之前写入。只读存储器因其运行可靠和保密性强而被广泛应用于计算机系统中。主要有两种类型：屏蔽只读存储器：屏蔽只读存储器实际上是一个有固定存储内容的只读存储器，产品由制造商提供。可编程只读存储器：内容可以写在用户之后，有些可以写很多次。一次性可编程只读存储器每个字长8位，有8条列线选择(数据线)。当行线选择与金属氧化物半导体管连接时，金属氧化物半导体导通，列线处于高电平，表示存储1。金属氧化物半导体管存储元件。当线路选择与金属氧化物半导体管断开时，金属氧化物半导体管关闭，表示存储0。28，3.4只读存储器和闪存，2，屏蔽只读存储器的逻辑符号和内部逻辑框图，8条地址线，

17、总共28=256个字，4条数据线，字长4位。29、3.4只读存储器和闪存、3、可编程只读存储器(包括可编程只读存储器、可编程只读存储器和可编程只读存储器)(1)可编程只读存储器被称为光学可擦除可编程可读存储器。可以根据需要写入其存储内容，当需要更新时，可以擦除原始存储内容，然后写入新内容。30，(1) EPROM，以具有浮栅雪崩注入MOS管作为存储单元的EPROM为例，其结构如图(a)所示，图(b)为电路符号。如果通过向漏极端子D施加几十伏的脉冲电压，沟道中的电场足够强，它将引起雪崩并产生许多高能电子。此时，如果正电压被施加到G2栅极以形成垂直于沟道的电场，则沟道中的电子可以穿过氧化物层并被注

18、入到G1栅极中，从而导致G1栅极积累负电荷。因为G1门被绝缘的二氧化硅层包围着，所以漏电流非常小，所以一旦电子被注入G1门，它们就可以储存很长时间。两个漏极S，D，两个栅极G1，G2，31，(1)当G1栅极有电子积累时，金属氧化物半导体晶体管的导通电压变得非常高，即使G2栅极处于高电平，晶体管仍然不能导通，这相当于存储“0”。相反，当G1门没有电子积累时，金属氧化物半导体晶体管的导通电压较低，当G2门为高电平时，晶体管可以导通，相当于存储“1”。32，(1) EPROM。该设备上方有一个应时窗口，如图(c)所示。当G1浮栅被具有较高光子能量的紫外光照射时，G1中的电子获得足够的能量穿过氧化层并返回到衬底，如图(e)所示。这样，浮栅上的电子可以消失，存储的信息可以被擦除，这相当于将所有“1”都存储在存储器中。当这种存储器离开工厂时，存储的内容都是“1”状态。在使用中，一些存储元素可以根据需要写成“0”。EPROM允许多次覆盖。要清除它，使用距离为2厘米的40W紫外线灯几分钟。33，(2) E2PROM，E2PROM存储单元也被写成EEPROM，它被称为电可擦可编程只读存储器。存储单元是具有两个栅极的NMOS晶体管，如图(a)和(b)所示，G1是控制栅极，其是没有引线的浮栅；G2是擦除门，它有引线。在G