数字电子技术Dch8-1.ppt

1、8.1 随机存取存储器（RAM）,8.1.1 RAM的结构与工作原理,*8.1.3 RAM举例,8.1.2 RAM存储容量的扩展, RAM存储单元（SRAM、DRAM）, RAM的基本结构, 字长（位数）的扩展, 字数的扩展,8.1.0 概述,存储器分类：,RAM (Random-Access Memory),ROM (Read-Only Memory),SRAM,DRAM,固定ROM,可编程ROM,OTPROM,UVPROM,E2PROM,8.1.0 概 述,半导体存储器是用来存储大量二值数据的器件。,RAM是随机存取存储器，在任意时刻，对任意单元可进行存/取（即：读/写）操作。,8.1.0

2、 概 述,RAM特点:,灵活程序、数据可随时更改；,易失断电或电源电压波动, 会使内容丢失。,ROM是只读存储器，在正常工作状态只能读出信息，不能随时写入 。,ROM特点：,非易失性信息一旦写入，即使断电，信息也不会丢失，具有非“易失”性特点。常用于存放固定信息（如程序、常数等）。,编程较麻烦需用专用编程器。,8.1.1 RAM的结构与工作原理,存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。,读/写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储器的过程称为“写入”操作。反之，从存储器中取出信息的过程称为“读出”操作。,地址译码器的作用是对外部输入的地址码进行译

3、码，以便唯一地选择存储矩阵中的一个存储单元。,1. RAM的基本结构,例如：容量为2561 的存储器,（1）地址译码器,8根列地址选择线,32根行地址选择线,32 8 =256个存储单元,译码方式,单译码,双译码,-n位地址构成 2n 条地址线。若n=10，则有1024条地址线,- 将地址分成两部分，分别由行译码器和列译码器共同译码 其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。,若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？,若容量为2564 的存储器，有256个字，8根地址线A7-A0，但其数据线有4根，每字4位。,8根列地址选择线,32根行地址选择

4、线,1024个存储单元,若给出地址A7-A0 = 000 11111，哪个单元的内容可读/写？,（2） 存储矩阵,静态RAM存储单元（SRAM）-以六管静态存储单元为例,基本RS触发器,Xi =0，T5、T6截止，触发器与位线隔离。,T1-T6构成一个存储单元。T3、T4为负载，T1、T2为基本RS触发器。,来自行地址译码器的输出,（2） 存储矩阵,Xi =1，T5、T6导通，触发器与位线接通。,Yj =1，T7 、T8均导通，触发器的输出与数据线接通，该单元数据可传送。,来自列地址译码器的输出,静态RAM存储单元（SRAM）-以六管静态存储单元为例,来自行地址译码器的输出,*动态RAM存储单

5、元（DRAM）-以三管和单管动态存储单元为例,三管动态RAM存储单元电路如图:,由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。,下面分三个过程讨论：,写入数据,读出数据,刷新数据,存储数据的电容,存储单元,写入数据的控制门,读出数据的控制门,写入刷新控制电路,写入数据：,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。,若DI0，电容充电；,若DI1，电容放电。,当Xi Yj 0时，写入的数据由C保存。,G1导通，G2截止,输入数据DI经G3反相，被存入电容C中。,&,

6、&,读出数据：,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。,读位线信号分两路，一路经T5 由DO 输出 ；,另一路经G2、G3、T1对存储单元刷新。,G2导通，,G1截止，,若C上充有电荷，T2导通，读位线输出数据0；反之， T2截止，输出数据1。,&,&,刷新数据：,若读位线为低电平，经过G3反相后为高电平，对电容C充电；,&,&,若读位线为高电平，经过G3反相后为低电平，电容C放电；,当,且Xi=1时，,C上的数据经T2 、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。,此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效

7、，因此数据不被读出。,单管动态RAM存储单元电路如图：,当T导通时，电容CS上的信息被传送到位线上，或者位线上的数据写入CS中。,读出时，由于CW的存在，且CWCS，使位线上得到的电压远小于CS上原来存储的电压，因此，需经读出放大器对输出信号进行放大；同时，由于CS上的电荷减少，必须每次读出后要及时对读出单元进行刷新,（3）片选信号与读/写控制电路,当CS=0时，选中该单元. 若R/W=1，三态门1、2关, 3开，数据通过门3传到I/O口，进行读操作；,当CS=1时，三态门均为高阻态，I/O口与RAM内部隔离。,当Xi和Yi中有一消失，该单元与数据线联系被切断，由于互锁作用，信息将被保存。,若

8、R/W=0，门1、2开，门3关，数据将从I/O口通过门1、2，向T7、T8写入，进行写操作。,8.1.1 RAM的结构与工作原理,2. RAM的操作与定时,自 学,8.1.2 RAM存储容量的扩展,1. 位数 （字长）的扩展,D0 D1 D2 D3,D12 D13 D14 D15,位扩展可以用多片芯片并联的方式来实现。即地址线、读/写线、片选信号对应并联，各芯片的I/O口作为整个RAM输入/出数据端的一位。,例1 用4K4位的RAM扩展为4K16位的RAM,即该芯片,2. 字数的扩展,字数的扩展可利用外加译码器控制存储器芯片的片选输入端CS来实现。,假设某芯片的存储容量为： 8K 8 （即8192字8位）。,数据线共有：,地址线共有：,13 根（ A12A0 ）,8根（D7D0）,2. 字数的扩展,例2 将8K8位的RAM扩展为32K8位的RAM,3. 字数、位数同时扩展,例3 用2564的RAM扩展为1K8位的RAM,高四位,低四位,8.1.3 RAM MCM6264,该芯