第6章 半导体存储器.ppt

1、,多级存储器体系结构,80 x86的存储器系统,连接实例,存储器扩展,各种存储器,概述,第6章半导体存储器,存储器结构框图：,左图列出了当前有代表性的半导体存储器件的结构以及由它们所组成的32行x32列的矩阵和外部的连接。,6.1 概 述,6.1.1 存储器系统,当前常见的半导体存储器的规格,计算机的存储器可分为: 1. 内部存储器，简称为内存或主存。 2 外部存储器，简称为外存。,6.1.2 半导体存储器的分类,存储器就是用来存储信息的部件，正是因为有了存储器， 计算机才有了对信息的记忆功能。,6.1.3 半导体存储器的性能指标,微型计算机系统中,内存是用半导体存储器件来构成的, 人们习惯把

2、存储器件简称为存储器。,半导体存储器的性能指标：,1. 易失性 2. 只读性 3. 位容量 4. 速度 5. 功耗 6. 可靠性 7. 价格,6.2 各种存储器,6.2.1 只读 ROM,只读存储器 ROM (Read Only Memory)是指其一旦有了信息，就不能 轻易改变，也不会在掉电时丢失，它们在计算机系统中是只供读出的存储 器。,ROM器件的优点：,1. 结构简单，所以位密度比可读/写存储器高。,2. 具有非易失性，所以可靠性高。,计算机系统中，一般既有RAM模块，也有ROM模块。 ROM 模块中常常用来存放： 系统启动程序和参数表 存放常驻内存的监控程序或者操作系统的常驻内存部分

3、 存放字库或者某些语言的编译程序及解释程序。,1. 掩膜型 ROM 或者简称为 ROM 2. 可编程的只读存储器 PROM 3. 可擦除可编程的只读存储器 EPROM 4. 可用电擦除的可编程的只读存储器 E2 PROM 5.闪速存储器,ROM 可以分为五种：,1. 静态随机存储器 (SRAM)：,6.2.2 半导体存储器(RAM),2114外引线图,SRAM 采用触发器电路构成1个二进制位信息的存储单元。,2114 SRAM 的容量是 1024 4 = 4KB,片选引脚CS，当其为低电平时，该片被选中。,数据的输入和输出采用双向数据总线，I/O1 IO4 是4根数据引线。,单向地址总线A0

4、A9，共10根地址引脚。可以在210 = 1024个单元中任选一单元。,1,2.动态随机存储器 (DRAM)：,动态随机存储器的存储单元采用电容存储信息，由于电容存在漏电，所以需要 对电容进行定期刷新。,1脚为5V电源,9 脚为+5V电源,8 脚为+12V电源,16脚为地,57脚和1013脚为地址线,2脚为数据输入,14脚为数据输出,3脚为读写使能控制,4脚为行地址选通信号，低电平有效。,15脚为列地址选通信号，低电平有效。,2116外引线图,2116电路结构框图:,2116的存储矩阵由128x128的单管动态存储单元组成，需要14位地址码（214 = 16 384），它分为低7位的行地址码和

5、高7位的列地址码。,动态RAM除了要求配置刷新逻辑电路，主要缺点是在刷新周期中,内存模块不能启动读周期或写周期。,常用RAM的主要原因： 1. 动态RAM的高密度。 2. 动态RAM的低功耗特点。 3. 动态RAM价格低廉。,3. 新型 DRAM 存储器:,(1) EDO DRAM： EDO DRAM是对传统 DRAM 存取技术的改进，主要表现在两方面。 (2) SDRAM: 传统的DRAM采用异步的方式进行读取。SDRAM采用同步的方式进行读取。 (3) DDR SDRAM: 由SDRAM发展出来的新技术.它使用了更多更先进的同步电路;使用了延时锁存回路来提供一个数据滤波信号。 (4) RD

6、RAM: 它能在很高频率下通过1个简单的总线传输数据。 (5) 内存条: 主要由集成电路、电阻和电容组成。 内存芯片 桥路电阻 电容,IBM PC/XT的内存地址分配,它将ROM安排在高端，把RAM安排在低端，在多芯片组成的微机内存中，通过译码器实现地址分配。,6.3.1 存储器地址分配,6.3 存储器扩展,80386/80486 CPU可以有很高的工作频率，如果访问存储器插入等待周期，则实际上降低了CPU的工作速度。在保证系统性能价格比的前提下，较好的办法是使用高性能的SRAM芯片组成高速小容量的缓存器(Cache)，使用最低价格和最小体积提供更大存储空间的DRAM芯片组成主存储器。因此，使

7、用高速缓存器系统,既可使存储系统的价格下降，又可使总线访问接近零等待的性能。,6.3.2 存储器与CPU的速度匹配,CPU 访问高速缓存器时找到所需信息的百分比称为命中率。,根据程序和数据访问的局部性原理，即在第1次访问某个存储区域后，还要重复访问这个区域。CPU 第1次访问低速的 DRAM 时，要插入等待周期，也把数据存储到高速缓存区。当 CPU 再访问这一区域时，就可以访问高速缓存区，而不再访问低速的 DRAM 上的内容，以代替旧的位置上的内容。高速缓存器的设计目标是使 CPU 的访问尽可能在高速缓存器中进行。,CPU发出的地址信号必须实现两种选择: 片选: 首先对存储器芯片的选择,使相关

8、芯片的片选端CS有效。 字选: 然后在选中的芯片内部再选择某一存储单元。,6.4.1 存储器芯片与 CPU 的连接,6.4 连接实例,CPU对存储器的读写操作： 首先是向其地址线发地址信号， 然后向控制线发读写信号， 最后在数据线上传送数据信息。 同时，每一块存储器芯片的地址线、数据线和控制线都必须和CPU 建立 正确的连接，才能进行正确的操作。,存储器芯片的外部引脚功能分为数据线（DB）、地址线（AB）和控制线 （CB）。,CPU与存储器的连接就是指地址线、数据线和控制线的连接。,1. 线性选择法:,当地址范围要求如下表所示时,字选线为10条,可用A0 A9 充当。若用A10作片选,则RAM

9、和ROM的地址为图中的第1组;当用A11 作片选时，地址范围如图中的第2组。,线性选择法：直接用 CPU 地址总线中的某一高位线作为存储器芯片的 片选信号。,例如：某一计算机共有16条地址线，只需接入1KB的RAM 和1KB的 ROM。,线选控制电路及地址分配,2. 部分译码法:,用部分高位地址进行译码产生片选信号。,表6-5地址分配和有效地址对照表,线选法和部分译码法都存在地址的多义性。,3.全译码法:,从左图可见，地址线全部参加译码，故地址不会出现多义性。每片EPROM为4KB,故A0 A11 用作片内字选,A12 A15 用作片选。RAM每片为2KB，A0 A10 用作片内字选，A11

10、A15 用作片选。WR为写控制信号,RD为读控制信号，MREQ为存储器选通信号，3条信号线均为CPU输出,低电平有效。,全译码存储器系统电路,全译码法将高位地址全部作为 译码器输入，用译码器的输出作为 片选信号。,低位地址线用作字选，与芯片的 地址输入端直接相连；高位地址线统 统连接进译码电路，用来生成片选信号。,图中共有12KB存储系统，其中低8KB为EPROM,由两片2732A(4K 8位)芯片组成，地址范围为0000H 1FFFH(其中，2732A(1)为0000H 0FFFH, 2732A(2)为1000H 1FFFH)。,高4KB为RAM,由两片6116(2K 8位)芯片组成，地址范

11、围为2000H 2FFFH(其中，6116(1)为2000H 27FFH, 6116(2)为2800H 2FFFH)。,当单片RAM不能满足存储容量的要求时,这时可把多个单片RAM进行组合，扩展成大容量存储器。,6.4.2 存储器 RAM 的扩展,1. RAM的位扩展:,RAM扩展分为位扩展和字扩展，也可位、字同时扩展以满足存储 容量的要求。,2. RAM的位线字线同时扩展:,当所用单片RAM的字数不够时，就要进行字扩展。 字扩展就是把几片相同RAM的数据线并接在一起作为共同输入输出端，读/写控制线也接在一起，把地址线加以扩展，用扩展的地址线去控制各片RAM的片选线。地址线需扩展几位，依字扩展

12、的倍数决定。 当RAM的位线和字线都需要扩展时,一般先进行位扩展,然后再进行字扩展。扩展接线如下图所示。,RAM字线位线同时扩展图:,6.5.1 8086的存储器系统简介,6.5 80 x86的存储器系统,8086 CPU有20位地址线，无论在最小模式下，还是在最大模式下，都可寻址1MB的存储空间。,存储器通常按字节组织排列成一个个单元，每个单元用唯一的地址码表示，称为存储器的标准结构。,若存放的数据为 8 位，将它们按顺序进行存放； 若存放的数据为 16 位的字，将字的高位字节存于高地址单元，将字的低位 字节存于低地址单元； 若存放的数据为 32 位的双字（通常指地址指针数据），将地址指针偏

13、移量 （字）存于低地址字单元，将地址指针的段基地址（字）存于高地址字单元。,8086 存储器高低位库与总线的连接图:,8086 CPU在组织1MB的存储器时,其空间实际上被分为两个512KB的存储体,分别称为高位库和低位库。,高位库与8086数据总线中的D15 D8 相连,库中每个地址均为奇数。,低位库与8086数据总线中的D7 D0 相连,库中每个地址均为偶数。,其余地址线A19 A1 同时接到2个库的存储芯片，以寻址每个存储单元。,6.5.2 80 x86扩展存储器及其管理,寻址范围: 80 x86 微机因地址线数目的不同，其寻址能力也不相同。,不同CPU的寻址范围,1.寻址范围,8038

14、6、80486微处理器支持3种工作方式，即实地址方式、虚地址保护方式、虚拟8086方式。,2. 存储器的管理:,80286微处理器支持2种工作方式，即实地址方式、虚地址保护方式。,8086/8088 微处理器只工作在实地址方式。,虚拟存储器是为满足用户对存储空间不断扩大的需求而提出来的。使用扩大 内存的办法，造价高且利用率低。采用虚拟存储器能圆满的解决这个问题。,虚拟存储地址是一种概念性的逻辑地址，并非实际的物理地址。虚拟存储 系统是在存储体系层次结构（辅存 内存 高速缓存）基础上，通过存储管理 部件MMU 进行虚拟地址和实际地址自动转换而实现的。,所谓多级存储器体系结构就是把几种不同容量，速

15、度的存储器合理的组织在一起。该系统由高速缓存，主存，辅存三类存储器组成。,6.6 多级存储器体系结构,在微型计算机上同时运行更多的任务，采用了层次存储系统。,存储器系统的层次结构,6.6.1 “高速缓存-主存”层次,高速缓存（Cache）由小容量的高速静态存储器构成，它的速度很快，可以和 处理器相匹配。,由于它的容量小，不会显著提高系统成本。现代微处理器一般将高速缓存集成在微处理器的内部。高速缓存存储处理器当前使用的指令和数据，它和处理器之间一般以字为单位进行读写。,主存一般由大容量的动态存储器组成，它的单位成本低于高速缓存，速度相 对较慢。高速缓存和主存构成计算机的内部存储器。,高速缓存和主存之间以页为单位进行读写。,这一层次主要解决存储系统的速度问题。,6.6.2