数字电子技术 实验报告

1、实验1组合逻辑电路的设计与分析1.实验目的(1)学习组合逻辑电路的特性；(2)利用逻辑转换器分析和设计组合逻辑电路。2.实验原理组合逻辑电路是一种重要的数字逻辑电路，其特点是任意时刻的输出仅取决于同时输入信号的值组合。根据电路确定函数是分析组合逻辑电路的过程，通常按照图1-1所示的步骤进行分析。图1-1组合逻辑电路的分析步骤根据需求求解电路是设计组合逻辑电路的过程，一般按照图1-2所示的步骤进行设计。图1-2组合逻辑电路的设计步骤3.实验电路和步骤(1)通过使用逻辑转换器来分析已知的逻辑电路。A.如图1-3所示连接电路。图1-3待分析的逻辑电路aB.点击逻辑转换器面板上的逻辑电路转换为真值表按

2、钮，从真值表导出简化表达式，得到如图1-4所示的结果。观察真值表，我们发现当四个输入变量A、B、C和D中的1个数为奇数时，输出为0，而当四个输入变量A、B、C和D中的1个数为偶数时，输出为1。因此，这是一个四位输入信号的奇偶校验电路。图1-4真值表和分析得到的表达式(2)根据要求，使用逻辑转换器设计逻辑电路。A.问题：有一个火灾报警系统，有三种不同类型的火灾探测器：烟雾探测器、温度探测器和紫外线探测器。为了防止误报警，只有当两个或两个以上的探测器发出火灾探测信号时，报警系统才会产生报警控制信号。尝试设计报警控制信号电路。B.根据逻辑转换面板上的以下分析，真值表如图1-5所示：探测器发出的火灾探

3、测信号只有两种可能性，一种是高电平(1)，表示有火灾报警；一个是低级别(0)，这意味着通常没有火警。因此，让A、B和C分别代表烟雾探测器、温度探测器和紫外线探测器的探测输出信号，它们是报警控制电路的输入，让F代表报警控制电路的输出。图1-5分析得到的真值表(3)点击按钮，从逻辑转换器面板各处的真值表中简化表达式，得到最简化的表达式。4.实验经验通过本实验的学习，我们复习了数字电学教材中关于组合逻辑电路分析与设计的相关知识，掌握了逻辑转换器的功能和使用方法。我已经掌握了multisim的用法。实验二编码器和解码器电路的仿真实验1.实验目的(1)掌握编码器和解码器的工作原理。(2)普通编码器和解码

4、器的应用。2.实验原理编码是指在一系列选定的二进制数中给每个二进制数一个固定的含义。例如，用二进制数表示十六进制数被称为二进制-十六进制编码。能够完成编码功能的电路统称为编码器。74LS148D是一款常用的8线-3线优先级编码器。几个有效输入信号可以同时出现在八条输入线上，但是只有一个具有最高优先级的有效输入信号被编码。其中，终端7优先级最高，终端0优先级最低，其他终端的优先级按终端pin号降序排列。E1是门控输入，低电平有效。只有当E1=0时，编码器才正常工作，而当E1=1时，所有输出都被阻塞。E0是选通输出端，GS是优先级标志端。编码器的输入和输出在低电平有效。解码器是编码的逆过程，它翻译

5、每个输入二进制码给出的含义，并给出相应的输出信号。能够解码的电路起到解码器的作用。74LS138D属于三线八线解码器。解码器具有高输入电平和低输出电平。3.实验电路和步骤3.1电路(1)8-3线优先编码器的具体电路如图2-1所示，说明如下：九个SPDT开关(J0-J8)用于切换8位信号输入和门输入(E1)的高电平和低电平状态。使用五个检测器(x1-X5)观察3位信号输出端、选通输出端和优先标记段的输出信号的高电平和低电平状态(当检测器开启时，它们将输出高电平“1”，当检测器关闭时，它们将输出低电平“0”)。(2)3-8线解码器的具体电路如图2-2所示，说明如下：三个单刀双掷开关(J1-JBOY

6、3乐队)用于切换两个输入端子的高电平和低电平状态。八个检测器(x0-x7)用于观察从八个输出端子输入的信号的高电平和低电平(当检测器打开时，它们将输出高电平“1”，当检测器关闭时，它们将输出低电平“0”)。使能端子G1连接到高电平，G2A连接到低电平，G2B连接到低电平。3.2步骤(1)8-3线优先编码器的实验步骤：A.如图2-1所示连接电路。B.开关9 SPDT开关(J0-J8)进行模拟实验，并将结果填入表2.1。输入中的“1”表示高电平，“0”表示低电平，“1”表示高电平和低电平都可以连接。输出中的“1”表示检测器开启，而“0”表示检测器关闭。编码器的输入和输出在低电平有效。图2-1 8-

7、3线优先编码器模拟电路输入端输出端E1Y7Y6Y5Y4Y3Y2Y1Y0主动脉第二声第一等的A0总表E011111101111111111110011111110111010111111011001011111010101011110100010111001101011001001010001010000001表2.1 8-3线解码器真值表(输入高电平有效，输出低电平有效)(2)3-8线解码器的实验步骤：A.如图2-2所示连接电路。B.切换三个单刀双掷开关(J1-JBOY3乐队)进行仿真实验，结果如表2.2所示。输入中的“1”表示高电平，“0”表示低电平。输出中的“1”表示检测器开启，而“0”表

8、示检测器关闭。解码器具有高输入电平和低输出电平。图2-2 3-8线路解码器模拟电路输入端输出端G1G2AG2B主动脉第二声第一等的A0Y0Y1Y2Y3Y4Y5Y6Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表2.2 3-8线解码器真值表(输入高电平有效，输出低电平有效)4.实验经验本实验主要是掌握编码器和解码器的工作原理，以及如何利用基本编码器设计更高位数的编码器。了解每个引脚的功能和连接模式，并进一步学习mul

9、tisim软件的使用。实验3触发器电路模拟实验1.实验目的(1)掌握边沿触发器的逻辑功能。(2)在具有不同逻辑边沿的触发器的逻辑功能之间切换。2.实验原理触发器是时序电路的基本逻辑单元，具有存储二进制信息的功能。触发器从逻辑功能上分为rs、D、JK、T、T等类型。逻辑函数用真值表、波形图、特征方程等方法描述。具有不同功能的触发器可以相互转换。边沿触发器指的是这样一种电路，当CP的上升沿或下降沿到来并进行状态转换时，该电路仅在此时接收输入信号，而在其他时刻输入信号状态的改变对其没有影响。集成触发器通常具有异步设置和复位功能。74LS74D是一个集成电路，在一个芯片上有两个完全独立的边沿d触发器。

10、对它的分析可以分为以下三种情况：(1)无论CP和D的值是什么，只要1CLR=0和1PR=1，触发器设置为0；只要1CLR=1且1PR=0，触发器就被设置为1。(“”表示没有)(2)当 1CLR= 1PR=0时，不允许。(3)当 1CLR= 1PR=1且CP处于上升沿时，74LS112D是一个集成电路，芯片上有两个完全独立的边沿JK触发器。他的分析可以分为以下三种情况。(1)无论CP、j和k的值是多少，只要1CLR=0和1PR=1，触发器就被设置为0；只要1CLR=1且1PR=0，触发器就被设置为1。(“”表示没有)(2)当 1CLR= 1PR=0时，不允许。(3)当 1CLR= 1PR=1且C

11、P处于下降沿时。第13页，共13页图4-1 74LS74D逻辑符号和引脚注释图4-2 74LS112D逻辑符号和引脚注释3.实验电路和步骤3.1电路(1)d触发器模拟电路如图4-3所示，解释如下：输入端现状亚态CPCLP公共关系D000101011110011111使用单刀双掷开关J1、J2、JBOY3乐队和J4切换输入引脚的信号电平状态，使用检测器X1观察输出引脚的信号电平状态。用示波器检查输出引脚的信号波形。表4.1边沿D触发器74LS74D真值表图4-3三维触发模拟电路3.2步骤d触发器模拟电路实验步骤。A.如图4-3所示连接电路。B.进行模拟电路实验，用开关改变1PR、1D、1CP和C

12、P的状态，观察输出端子1Q的变化，将结果填入表4.1，并对结果进行验证。输入端的“1”表示高电平，“0”表示低电平，“X”表示高电平和低电平都可以连接。输出端的“1”表示检测器开启，而“0”表示检测器关闭。实验4计数器电路模拟实验1.实验目的(1)了解柜台的日常应用和分类。(2)熟悉综合计数器的逻辑功能和各控制终端的功能。(3)掌握计数器的用法。2.实验原理计数输入脉冲数的过程称为计数。能够计数的电路叫做计数器。计数器的基本功能是计数时钟脉冲的个数，即实现计数操作，还可以分频、计时和产生拍频脉冲。计数器有很多种，根据引入计数脉冲的方式不同，分为同步计数器和异步计数器。根据计数过程中的计数趋势，

13、计数器分为向上计数器、向下计数器和可逆计数器。根据计数器计数长度的不同，计数器可以分为二进制计数器和非二进制计数器(如十进制和N进制)。二进制计数器是其他计数器的基础。根据计数器中计数值的编码方法，N代表二进制表示，N代表状态位，满意的计数器称为二进制计数器。74LS161D是一种常见的二进制加法同步计数器，其功能如表5.1所示。表5.1 74LS161D菜单(表示“不”)投入输出CLRLOAD耳鼻喉ENPCLKABCD质量保证丘比质量控制QD0XXXXXXXX000010XX1达Db哥伦比亚特区Dd达Db哥伦比亚特区Dd110XXXXXX数数110XXXXXX保持11X0XXXXX保持3.实

14、验电路和步骤3.1电路74LS161D二进制加法同步计数器。具体电路如图5-1所示，解释如下：A.电路通过总线连接。B.四个单刀双掷开关J2、J2、JBOY3乐队和J4可用于切换74LS161D的引脚7、10、9和1输入的高低状态。74LS161D的第3、第4、第5和第6(4位二进制输入端)同时连接到高电平。74LS161D的第15个引脚(进位输出端)连接到检测器X1。V1是时钟信号。使用逻辑分析仪观察四位二进制输出端(引脚11、12、13和14)、进位输出端(引脚15)和时钟信号端(引脚2)的波形。用数码管U2显示计数器的计数情况。图5-1由74ls161d组成的二进制加法同步计数器3.2步骤基于74LS161D的二进制加法同步计数器仿真实验步骤。A.如图5-1所示连接电路。B.使用J1、J2、JBOY3乐队、J4四个单刀双掷开关切换74LS161D引脚1、7、9、10输入的高低状态，同时观察数码管U2的输出信号，验证表5.1给出的74LS161D的功能是