双路信号发生器的设计—毕业设计论文.wps

i 哈尔滨理工大学学士学位论文 双路信号发生器的设计双路信号发生器的设计 摘要摘要 直接数字频率合成1(direct digital synthesizer,dds)是七十年代初提出的 一种新的频率合成技术。因为其数字结构满足了现代电子系统设计的许多要 求，因此得到广泛的应用。随着复杂可编程逻辑器件（cpld）的出现，一 种全新现代电子数字系统的设计方法被提出。本论文结合这两项技术，并利 用单片机控制模块实现人机交流，设计了一种低成本双路正弦波发生器。 在实现的过程中，通过利用 altera 公司的 epm570gt100 作为产生 波形数据的主芯片，充分体现了芯片的超大系统集成性、快速合成和可编程 性。 利用了 msp430f149 低功耗，让总系统实现较低功耗。 cpld 芯片的设计 和与 msp430 的接口设计是其中的难点，本文通过串行通信实现单片机和 cpld 的通信。利用altera 公司的quartus 这个软件并结合硬件描述语 言 verilog-hdl来实现。 本文首先介绍了信号发生器的研究背景及意义和国内外的发展现状。进 行 dds 原理及相关理论的分析。接下来对主要的硬件电路进行设计，最后 利用 epm570gt100 实现 dds 的设计，根据设计原理的功能进行划分，将 整个系统分为控制模块（msp430）、cpld 模块（dds 软件实现）和模拟 电路设计。实现了双路信号发生器设计。 关键词关键词：直接数字频率合成；复杂可编程逻辑器件；信号发生器 ii 哈尔滨理工大学学士学位论文 dual signal generator design abstract direct digital frequency synthesis (dds) is presented in early 1970s .dds as a kind of new frequency synthesis technology and is widely used because of its digital structure,which meets many requirements of modern electronic system design.with the emergence of complex programmable logic device (cpld), a new design method of modern digital electronic system appears.combining these two technologies and using model of single-chip microcomputer control ,human- computer interaction is realize in this paper and a low double channels sine wave generator is designed. epm570gt100 of altera corporation as the main chip is chosen to generate waveform data in the process owning to its large scale,high speed and programmability.taking advantage of its low power of msp430f149 makes power consumption of the system lower.in the design,how to design cpld and the interface between the cpld and the control chip,which is implemented by serial communication, is the difficulty.the design used the software quartus ii and hardware description language verilog-hdl solves it successfully in this paper,the research background and significance of signal generator and the domestic and foreign development present situation is introduces firstly. the principle of dds and the related theoretical analysis are introduced.then the key hardware circuit is achieve. finally,epm570gt100 of altera corporation implement direct digital frequency synthesis.according to the function,the system can be divided into control module (msp430),the cpld module and analog circuit design.a two channel signal generator is achieve. iii 哈尔滨理工大学学士学位论文 key words: dds; complex programmable logic device; signal generator 目目 录录 摘要i abstract.ii 第 1 章 绪论.1 1.1 课题研究背景及意义1 1.2 国内外波形发生器的发展现状2 1.2.1 波形发生器的发展状况2 1.2.2 国内外波形发生器产品比较3 1.3 主要内容：4 第 2 章 双路信号发生器方案和理论介绍.5 2.1 方案的选择与确定5 2.1.2单片机选择5 2.1.3 dds 模块方案选择5 2.2 系统总分析6 2.3 dds 相关理论分析.6 2.3.1 dds 算法分析.6 2.3.2 dds 原理.8 2.3.3 dds 特点.9 2.4 调幅分析10 2.6 正弦波产生原理分析12 2.7 差频分析14 2.7.1差频方案选择14 2.7.2 差频理论分析15 2.8 调相分析(qus为cpld 产生的频率可调方波)15 iv 哈尔滨理工大学学士学位论文 第 3 章 关键电路设计实现.17 3.1 msp430f149 电路设计.17 3.1.1 msp430 时钟.18 3.1.2 msp430f149 各种端口.18 3.1.3 msp430 系列的通用串行通信模块.18 3.1.4 msp430 最小系统电路设计.26 3.2 cpld 外接电路.29 3.3 低通滤波器的有关理论30 3.3.1滤波器的分类30 3.3.2模拟滤波器的传递函数30 3.3.3模拟滤波器的频率特性32 3.3.4滤波器的主要特性指标32 3.3 模拟电路设计33 3.3.2调幅模块34 3.3.3正弦信号的产生36 3.3.4 差频模块39 第 4 章 软件实现.40 4.1 msp430 程序设计.40 4.2 cpld 程序的设计41 4.2.1接口模块41 4.2.2 10khz方波产生模块.42 4.2.3 dds 模块.43 4.2.4可调占空比方波的产生45 结论.46 参考文献.47 附录 a.48 附录 b.54 致谢.68 v 哈尔滨理工大学学士学位论文 第第 1章 绪论 章 绪论 1.1 课题研究背景及意义课题研究背景及意义 信号发生器简称信号源，是指产生所需参数的电测试信号的仪器，主要 应用在电子电路、信号通信等领域的实验与检测中。在实际应用中，特别是 电子电路研究中，信号发生器常常被用来模拟标准激励源，为测定电路的 电参量，如测量频率响应、噪声系数。信号发生器种类很多，所产生信号种 类也很多，如：任意函数信号、 调制信号、 音频信号、 噪声信号等。 繁多的信 号种类，充分满足了通信传输、电子电路、实验测试等领域的不同要求。 函数信号发生器可以产生多种标准的函数信号波形，如正弦波、 锯齿波、 矩形波（含方波）、三角波等，还有各种调制波形。函数信号发生器多用来 产生周期性的时间函数信号，其产生的信号精度高，可涵盖几微赫兹到几 十兆赫兹的频率范围。由于其频率范围广，常常被应用于信号传输、系统测 试等领域。 随着现代电子技术的不断发展，在通信系统中往往需要在一定频率范 围内提供一系列稳定和精准的频率信号，一般的振荡器己不能满足要求， 这就需要频率合成技术。 直接数字频率合成1（direct digital synthesizer，简 称：dds）技术是一种新的全数字的频率合成原理，它从相位的角度出发 直接合成所需波形。这种技术由美国学者 j.tiercy,m.rader 和b.gold 于1971 年首次提出，从相位概念出发，以数字信号处理理论为基础,直接合成所需 波形的一种新的全数字频率合成方法。但是限于当时的技术和工艺水平， dds 技术仅仅在理论上进行了一些探讨，而没有在实际中得到利用。30 多 年来，随着超大规模集成2（very large scale integration,简称：vlsi）、复 杂可编程逻辑器件（complex programmable logic device,简称：cpld）、 现 场可编程门阵列（field programmable gate array，简称：fpga）等技术的 出现以及对 dds 理论的进一步探讨，使 dds 得到了飞速的发展。由于其具 有频率转换速度快、 分辨率高、 频率合成范围宽、 相位噪声低且相位可控制的 优点，所以dds 技术常用于生成频率快、转换速度快、分辨率高、相位可控 的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有 dds 技术的波形发生器陆续被研制、生产和投入应用。 vi 哈尔滨理工大学学士学位论文 1.2 国内外波形发生器的发展现状国内外波形发生器的发展现状 1.2.1 波形波形发生器的发展状况发生器的发展状况 波形发生器是能够产生大量的标准信号和用户定义信号，并保证高精 度、 高稳定性、 可重复性和易操作性的电子仪器。 波形发器具有连续的相位变 换、 和频率稳定性等优点，不仅可以模拟各种复杂信号，还可对频率、 幅值 相移、波形进行动态、及时的控制，能够与其它仪器进行通讯，组成自动测 试系统，因此被广泛用于自动控制系统、震动激励、通讯和仪器仪表领域。 在 70 年代前，信号发生器主要有两类：正弦波和脉冲波，而波形发生 器介于两类之闻，能够提供正弦波、 余弦波、 方波、 三角波、 上弦波等几种中 常用标准波形，而产生其它波形时，需要采用较复杂的电路和机电结合的 方法。这个时期的波形发生器多采用模拟电子技术，模拟器件构成的电路不 仅存在着尺寸大、价格贵、功耗大等缺点，而且当产生较为复杂的信号波形 时，则需要的电路结构非常复杂。除此之外，还存在着两个突出问题，一是 通过电位器的调节来实现输出频率的调节，因此很难将频率调到某一固定 值；二是脉冲的占空比不可调节。在 70 年代后，随着微处理器的出现，可 以利用硬件和软件相结合的方法，使波形发生器可以产生更加复杂的波形。 这时期的波形发生器多以软件为主，实质上是采用微处理器对 dac 的程序 控制，以得到各种简单的波形。 90 年代末，出现几种真正高性能，但是此波形发生器的价格较高，如 hp 公司推出了型号为 hp770s 的信号模拟装置系统，它由 hp8770a 任意波 形数字化和hpl776a 波形发生软件组成。 hp8770a 实际上也只能产生8种波 形，并且价格相当昂贵。过了不久，analogie 公司推出了型号为data2020 的多波形合成器，lecroy 公司生产的型号为 9100 的任意波形发生器等，也 有同样的缺点。 进入了二十一世纪，随着集成电路技术的高速发展，出现了多种工作 频率可过 ghz 的 dds 芯片，同时也推动了波形发生器的发展，2003 年， agilent 的产品 33220a 能够产生 17 种波形，最高频率可达到 20m，2005 年 的 产 品 n6030a 能 够 产 生 高 达 500mhz 的 频 率 ， 采 样 的 频 率 可 达 125ghz。自 2006 年起，rigol 先后推出了 dgl000，dg2000，dg3000 和 dg5000 等系列的函数任意波形发生器，最高输出频率高达 350mhz， 最高采样速率高达 1g sas，最高存储深度达 128m 点，垂直分辨率达 vii 哈尔滨理工大学学士学位论文 14bits，全部采用液晶屏显示，人性化的界面设计和键盘布局给用户带来非 凡体验；丰富的标准接口可轻松实现仪器的远程控制，是工程师调试电路 的得力助手。由上面的产品可以看出，波形发生器发展很快近几年来，国际 上波形发生器技术发展主要体现在以下几个方面： (1)过去由于频率很低应用的范围比较狭小，输出波形频率的提高，使 得波形发生器能应用于越来越广泛的领域。波形发生器软件的开发正使波形 数据的输入变得更加方便和容易。波形发生器通常允许用一系列的点、直线 和固定的函数段把波形数据存入存储器。同时可以利用一种强有力的数学方 程输入方式，复杂的波形可以由几个比较简单的公式复合成 v=f（t）形式 的波形方程的数学表达式产生。 (2)与总线虚拟仪器系统(vmee xtension for instrumentation，简称： vxi)资源结合。 目前，波形发生器由独立的台式仪器和适用于个人计算机的 插卡以及新近开发的vxi 模块。 由于 vxi 总线的逐渐成熟和对测量仪器的高 要求，在很多领域需要使用 vxi 系统测量产生复杂的波形，vxi 的系统资 源提供了明显的优越性，但出于开发 vxi 模块的周期长，而且需要专门的 vxi 机箱的配套使用，使得波形发生器vxi 模块仅限于航空、 军事及国防等 大型领域。在民用方面，vx1 模块远远不如台式仪器更为方便。 (3)随着信息技术蓬勃发展，台式仪器在走了一段下坡路之后，又重新 繁荣起来。不过现在新的台式仪器的形态，和几年前的己有很大的不同。这 些新一代台式仪器具有多种特性，可以执行多种功能。而且外形尺寸与价格 都比过去的类似产品减少了一半2。 1.2.2 国内外波形发生器产品比较国内外波形发生器产品比较 在 1978 年，由美国 wavetek 公司和日本系亚电波工业公司公布了最高 取样频率为 5mhz，可以形成 256 点(存储长度)波形数据，垂直分辨率为 8bit，主要用于振动、 医疗、 材料等领域的第一代高性能信号源，经过将近30 年的发展，伴随着电子元器件、 电路、 及生产设备的高速化、 高集成化，波形 发生器的性能有了飞速的提高4。变得操作越来越简单而输出波形的能力越 来越强。波形操作方法的好坏，是由波形发生器控制软件质量保证的，编辑 功能增加的越多，波形形成的操作性越好。 国内在信号发生器领域也不乏佼佼者，其中较为突出的当属普源精电 公司(rigol)。 北京普源精电是近些年新崛起的公司，其主要产品为示波器、 viii 哈尔滨理工大学学士学位论文 信号发生器等电子测量设备。 rigol 设计生产的任意函数波形发生器采用 的是 dds 技术，产生的函数波形质量高。rigol 还提供了丰富的模拟以及 数字调制功能。每种型号都具备任意波发生器的功能，配合 ultrawave 任意 波编辑软件及其自身面板和界面，可产生复杂的任意波形。还可与 rigol 的数字示波器相连，实现“无缝连接”，把示波器捕捉到的实际信号下载 到 信 号 发 生 器 中 复 现 出 来 。 自 2006 年 起 ， rigol 先 后 推 出 了 dgl000，dg2000，dg3000 和 dg5000 等系列的函数任意波形发生器， 最高输出频率高达 350mhz，最高采样速率高达 1g sas，最高存储深度达 128m 点，垂直分辨率达 14bits，全部采用液晶屏显示，人性化的界面设计 和键盘布局给用户带来非凡体验；丰富的标准接口可轻松实现仪器的远程 控制，是工程师调试电路的得力助手。 1.3 主要内容主要内容 1.设计、 制作一个低成本双路正弦波发生器，每路信号的频率、 幅度及两 路信号的相位差均可程控控制。 2.除工作电源外，正弦波发生器由微处理器单元（含键盘显示）、控制 逻辑单元和模拟电路单元三部分组成。 3.要求控制逻辑单元不使用任何存储器资源，模拟电路单元不使用集成 dac 且无可调阻容件。 4.微处理器单元以串行方式向控制逻辑单元发送参数控制字，控制逻辑 单元产生若几个频率稳定的逻辑脉冲输出给模拟电路单元，模拟电路单元 经过信号变换后得到预定参数的双路正弦波。 ix 哈尔滨理工大学学士学位论文 第第 2章章 双路信号双路信号发生器发生器方案和方案和理论理论介绍介绍 2.1 方案的选择与确定方案的选择与确定 2.1.2 单片机选择单片机选择 1.使用 c8051f040 使用 c8051f040 单片机作为系统的控制核心。单片机具有体积小，片上 资源丰富，使用灵活，易于人机对话，有较强的指令寻址和运算功能等优 点，但是该单片机体积较大，功耗较高。 2.使用 msp430f149 使用 msp430f149 单片机作为系统的控制核心。msp430f149 具有体积 小，片上资源丰富和i/o 口多可复用的优点，最重要的是 msp430f149 具有 超低的功耗，这是其他控制器不可比拟的优势。 在此系统中，经过细致的思考，最终选择了msp430f149 作为整个控 制系统的控制核心，其一是它比c8051f040 更适合出现在此系统中，但最 重要的一点是msp430f149 比c8051f040 具有更低的功耗，符合我们的设 计初衷，所以我们选择了方案二。 2.1.3 dds 模块方案选择模块方案选择 1.使用集成函数发生器芯片icl8038 icl8038 能输出方波、 三角波、 正弦波和锯齿波四种不同的波形，将他作 为方波信号发生器。它是电压控制频率的集成芯片，失真度很低。可输入不 同的外部电压来实现不同的频率输出。为了达到数控的目的，可用高精度 dac 来输出电压以控制正弦波的频率。 2.直接数字频率合成（dds） dds 是一种纯数字化方法。 它现将所需正弦波一个周期的离散样点的幅值 数字量存入 rom 中，然后按一定的地址间隔（相位增量）读出，并经 da 转换器形成模拟正弦信号，再经低通滤波器得到质量较好的正弦信号。 3.使用可编程逻辑器件cpld 在此，采用直接数字频率合成(ddfs)技术，并使用单片机控制 cpld 的方法。由于cpld 具有可编程重置特性，因而可以方便地改变控制方式或 x 哈尔滨理工大学学士学位论文 更换波形数据，而且简单易行，易于系统升级，同时具有很高的性价比。频 率合成是将一个高稳定度和一个高精度的标准频率经过运算，产生同样稳 定度和精度的大量离散频率技术，一定程度上解决了既要频率稳定、精确， 又要频率在较大范围内可变的矛盾。 由于 cpld 具有可编程重置特性，因而可以方便地改变控制方式或更 换波形数据，而且简单易行，易于系统升级，同时具有很高的性价比，所 以我们选择了方案三。 2.2 系统总分析系统总分析 msp430f149 微处理器经过运算对 cpld 传输数据，cpld 产生了调节 幅度的占空比控制字、 频率控制字、 相位控制字，控制字经过dds 后产生占 空比可调方波、对b 波的频率和相位以调方波、对a波的频率可调方波以及 一个频率为10khz 的方波。输入到模拟电路当中，通过模拟电路实现调幅、 调频、 调相等功能，最后输出我们想要的幅度、 相位、 频率可调的双路正弦波 系统总体设计框图如图 2-1 所示。 键盘显示单元键盘显示单元: : 波形的选择，输 入数据 微处理器单元微处理器单元：结 合液晶屏、键盘对 波形进行幅值、频 率及相位差的调节 实现人机交互 控制逻辑单元控制逻辑单元: :产产 生方波生方波 模拟电路单元模拟电路单元：滤滤 波产生波产生 时钟时钟 电源电源 波波a a波波b b 图 2-1 系统总体设计框图 2.3 dds 相关理论分析相关理论分析 2.3.1 dds 算法分析算法分析 对于正弦信号发生器它的输出可以用式（2-1）来描述： sin out satw= xi 哈尔滨理工大学学士学位论文 sin(2) out aftp= （2-1） 其中 out s是信号发生器的输出信号的幅值， out f为输出信号的频率。 对式(2-1)按时间进行离散化处理，用频率为 clk f的基准时钟对正弦信号进 行抽样在一个基准时钟周期 clk t内，相位的变化量为 2 outclk f tqpd= 2 out clk f f p = （2-2） 由式（2-2）得到的qd为模拟量，为了将qd转化为数字量，将2p 分割成2n等份作为最小量化单位，从而得到qd的数字量m为 2 2 n m q p d = （2-3） 将式(2-2）、（2-3）联立得 2 n out clk f m f = （2-4） 变换后即有 2 clk out n f fm= （2-5） 由式（2-5）表明，在基准时钟信号频率， clk f确定的情况下输出信号 的频率 out f取决于m的值，且与时钟周期成线性关系。通过改变m的值即 xii 哈尔滨理工大学学士学位论文 可改变输出信号的频率，m也称频率控制字。当基准时钟频率取2n时，信 号的频率等于频率控制字m，当m取 1 时，可以的到输出信号的最小频率 步进。 2 clk n f f=v （2-6） 由式（2-6）可知，当n足够大，就能得到理想的频率分辨率。 2.3.2 dds 原理原理 dds 的基本原理是利用采样定理，通过查表法产生波形。dds 的结构有 很多种，其基本的结构可用图2-2 来表示。 相位累 加 器 波形存 储 器 d/a转 换 器 低通滤 波 器 频率控频率控 制字制字m m clk 图2-2 dds的基本结构 如图 2-2 所示的 dds 基本原理组成框图结构特点如下：其中 clk 来自 高稳性晶振或由 pll 提供，这里的所用的时钟是高稳性晶振提供的，用于 提供 dds 各种部件的同步工作13。dds 核心的相位累加器由一个 n 位字长 的二进制加法器与一个有时钟 clk f取样的 n 位累加寄存器组成，作用是对 频率控制字进行线性累加；波形存储器中所对应的是一张函数波形查询表， 对应不同的的幅度编码。 上面的是最基本的dds 原理，而我们所用的 dds 原理如图2-3： xiii 哈尔滨理工大学学士学位论文 频率控 制 字 （36bit） 相位控制字 （10bit） 加法器1 （36bit） 寄存器1 （36bit） 加法器2 （10bit） 寄存器2 （10bit） 36bit36bit 36bit 36bit10bit10bit 频率已调波频率已调波b 频率和相位频率和相位 已调波已调波a 10bit clk b 2-3 dds 原理图 每当来一个时钟脉冲时，加法器将频率控制字m与累加寄存器输出的 数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加 法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端， 以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位 累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出 相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加 器输出的数据就是合成信号的相位，相位累加器的溢出频率就是dds 输出 的信号频率。 在这个设计中我们不用波形储存器和d/a 转换器，让cpld 直 接产生频率已调和频率和幅值已调的方波。 dds 在相对带宽、 频率转换时间、 高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超 过了传统频率成技术所能达到的水平，为系统提供了优于模拟信号源的性 能。 2.3.3 dds 特点特点 （1）输出频率相对带宽较宽 当频率控制字 m=1 时，dds 系统的最低输出频率为 2 clk omix n f f=，当相位 累加器的字长足够大时，可以认为dds 的最低合成频率接近于零。 dds 系统的最高输出频率受限于参考时钟频率 clk f 和采样定理17，即 xiv 哈尔滨理工大学学士学位论文 max 1 2 oclk ff 在实际设计的dds 系统中，由于输出波形的非理想性，一般输出信号的最 大频率为参考时钟的40%。 从上面的分析，可以得到dds 的相对带宽为 max 40 2 40 2 n oclk clk omix n ff f f % =% 频率转换时间短 dds 是一个开环系统，无任何反馈环节，这种结构使得dds 的频率转 换时间极短。事实上，在dds 的频率控制字改变之后，需经过一个时钟周 期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时 间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高 转换时间越短。 dds 的频率转换时间可达纳秒数量级，比使用其它的频率合 成方法都要短数个数量级。 频率分辨率极高 若时钟 clk f的频率不变，dds 的频率分辨率就由相位累加器的位数 决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前， 大多数的分辨率在数量级，许多小于甚至更小。 （）相位变化连续 改变 dds 输出频率，实际上改变的每一个时钟周期的相位增量，相位函 数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持 了信号相位的连续性。 （）输出波形的灵活性 只要在内部加上相应控制如调频控制、调相控制和调幅控 制，即可以方便灵活地实现调频、调相和调幅功能，产生、 、和等信号。另外，只要在的波形存储器存放不同波 形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意 的波形。当 dds 的波形存储器分别存放正弦和余弦函数表时，既可得到正 交的两路输出。 （）其他优点 xv 哈尔滨理工大学学士学位论文 由于中几乎所有部件都属于数字电路，易于集成，功耗低、体积小 重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 2.4 调幅分析调幅分析 调幅是测量中中最常用的调制方式，其特点是调制方法和解调电路比较 简单。调幅就是用调制信号（代表测量值的信号）x去控制高频载波信号的 幅值。常用的是线性调幅，即让调幅信号的调幅值按调制信号x的线性函数 变化5。线性调幅信号 s u的一般表达是可写成为 ()cos smc uumxtw=+ （2-7） 在式 2-7 中 c w是载波信号的角频率； m u调幅信号中载波信号的幅值； m调制度。 为了正确进行信号调制，根据香农定理，必须要求载波的角频率要远 远大于调制的频率，防止产生混叠现象。我们这里只要利用调制信号去调制 载波的幅值就行。我们知道周期信号只要满足狄利赫莱（derichlet）条件， 就能展开成里叶级数5。所以只要满足条件就可以展开成三角函数集中各函 数分量的线性组合6来表示，即 0 11221122 ( )coscos.sinsin. 2 a f tatatbtbtwwww=+ 0 11 1 (cossin) 2 nn n a antbntww = =+ （2-8） 这就是周期函数 ( )f t在区间 00 ( ,)t tt+ 内的三角傅里叶级数表示式。 根据正交 函数集的正交条件，可求得上式中各傅里叶级数的系数 0 0 1 2 ( )cos tt nt af tntdt t w + = 0 0 1 2 ( )sin tt nt bf tntdt t w + = 当 n=0 时 0 0 0 2 ( ) tt t af t dt t + = xvi 哈尔滨理工大学学士学位论文 而函数 ( )f t在区间 00 ( ,)t tt+ 内的平均值 0 0 0 1 ( )( )= 2 a tt t f tf t dt t + =即为信号的 直流分量。 式（2-8）又可以写成 01 1 ( )cos(2) nn n f tddnftpj - =+创 （2-9） 或 01 1 ( )sin(2) nn n f tddnftpq - =+创 （2-10） 在式 2-9 和2-10 中 0 0 2 a d= 22 nnn dab=+ 1 , 2 n nnn n b tg a p jqj - = -=+ 或 1 n n n a tg b q - = cos nnn adj= sin nnn bdj= - (1,2,.)n= 占空比定义为脉冲高电平时间与脉冲周期的比值6。 ( ) ()() 22 f te u tu t tt =+- 01 1 ( )sin(2) nn n f tddnftpq = =+创 000 11 ( ) e af t dtedt ttt ttt = 蝌 （2-11） 式（2-11）中t 表示周期， t t 是占空比。 xvii 哈尔滨理工大学学士学位论文 22 11 22 222 ( )cos()( )cos()() 2 t nt en af tnt dtf tnt dtsin ttn t t pt ww p - = 蝌 所以当占空比越大，直流信号的幅值就越大，因而，正弦信号的幅值也 会随着变大。 2.6 正弦波产生原理分析正弦波产生原理分析 由上面的分析可以知道，周期矩形脉冲信号经过滤波器后可以得到直流 信号，它的幅值为 00 e ae t t =，将幅度为 0 e的直流信号经过反相器得到一 个幅度为- 0 e的直流信号，并且将直流信号 e 与-e 接入 74hc4053 当中，此 时的开关由10khz 的方波（占空比为50%）来控制。 得到一个幅度为 e的模 拟方波，经过一个截止频率为 10khzf截止30khz 的低通滤波器,可提取 出一个频率为10khz，幅度为 1 d的正弦信号。 设 ( )f t是一个周期为 0 t的周期函数，它在 00 (,) 22 tt -上的表达式为 0 0 0 0 ,0, 2 ,0. 2 ( ) t et t et f t - = 由收敛定理知道 ( )f t的傅里叶级数收敛，并且 00 0 (k) 2 k t t=其中为整数 时级数收敛于 0000 () 0 22 eeee-+ - = 即 0 0a= 00 00 000 0 22 111 0 22 222 ( )cos()( )cos()( )cos() tt ntt af tnt dtf tnt dtf tnt dt ttt www - =+ 蝌 xviii 哈尔滨理工大学学士学位论文 0 0 00 0 0 2 11 0 2 () 22 cos()cos()0 t t eent dtnt dt tt ww - -=+= 蝌 （2- 12） 00 00 0 22 111 0 00022 222 ( )sin()( )sin()( )sin() tt ntt bf tnt dtf tnt dtf tnt dt ttt www - =+ 蝌 0 0 00 00 0 2 11 0 2 ()sinsin 22 ()() t t eent dtnt dt tt ww - -=+ 蝌 0 0 0 011 2 0 0 0112 coscos 22 t t ntnt nn ee tt ww ww - +- - = 000 01 11 1()cos() 1 2 cos 22 ett nn nt ww w =- 0 01 4 1 ( 1) n e ntw =- - 0 0 0 4 1 ( 1) 2 n e t nt p =- - 0 2 1 ( 1) n e np =- - 0 4 ,1,3,5,., 0,2,4,6,. e n n n p = = = （2-13） 由以上分析当中的模拟方波的波形可知：其正半波的平均值等于负半 波的平均值，所以该模拟方波的直流分量为0，即 0 a等于零。 由式 2-12 和式2-13 可得，方波傅里叶级数的三角函数表示的形式为 112131 ( )sin(2)sin(6)sin(10)f tbf tbf tbf tppp=l xix 哈尔滨理工大学学士学位论文 其中 0 1 4e b p =。 为了提取基频信号，把低通滤波器的截止频率设为 1 ff截止 1 3f,这样 当 (t)f 用过低通滤波器之后，提取出频率为 1 f的正弦信号。 2.7 差频分析差频分析 因为 1hz-1khz 的信号属于低频信号，不能用低通滤波器获取 ，故由 两个高频信号作差频获得。 2.7.1 差频方案选择差频方案选择 1.模拟乘法器，将正弦波 tf12sin 和 tf22sin 相乘，再低通滤波器滤波。 2.用乘法器将 tf12sin 与 qus 相乘再由低通滤波器滤波。 3.由于模拟乘法器比较昂贵，所以我们将正弦信号 tf12sin 反相，利用开关 电路，实现模拟乘法器的功能。 2.7.2 差频理论分析差频理论分析 相关计算10fkhz=，qus为cpld 产生的频率可调方波)： t f12sinqus=tf12sin 2 1 sin2 n n bnfp = (其中 n为奇数) (2-14) b)cos(a-b)-cos(a 2 1 sinsinba (2-15) 由公式 2-14 和 2-15 可知，当qus与正弦波相乘之后，得到的信号的频率点 在： 当qus=10001hz 时，频率点有1hz、20001hz、20003hz、40003hz。 将的低通滤波器截止频率设置在 1hzf截止20001hz，提取出频率为 1hz 的正弦波。 当 qus=11000hz 时，频率点有 1000hz、21000hz、23000hz、43000hz。 将低通滤波器的截止频率设置在 1000hzf截止21000hz，提取出频率为 xx 哈尔滨理工大学学士学位论文 1000hz 的正弦波。 综上所述，当qus在10001hz 变化到11000hz 之间时，将低通滤波器 的截止频率设置在1000hzf截止20001hz 之间，可提取出频率从 1hz1khz 的正弦波。 2.8 调相分析调相分析(qus为 cpld 产生的频率可调方波) 调相部分由两路qus决定，即当两路不同的 qus 与在差频分析当中所 说的，与正弦波相乘之后，即可得到不同的相位。所以只要产生两个相位不 同的qus，就能达到相位调控的目的，即通过相位控制字来进行合成两路 相位不通信号。 相关计算： 112121121 1 sin()sin()cos()-cos() 2 ttttwqwwwqwwq-+=+ 由此看出：可以通过调制一路信号的相位来达到调制两路信号相位差的目 的。只要设置在0-359 度内可调，就可使正弦波在 0-359 度内可调。 xxi 哈尔滨理工大学学士学位论文 第第3 章章 关键电路设计实现关键电路设计实现 3.1 msp430f149 电路设计电路设计 美国 ti 公司的 msp430 系列单片机可以分为以下几个系列 x1xx x3xx x4xx 等等，而且在不断发展，从存储器角度，又可分为 rom （c 型）otp p 型 eprom （e 型）flash memory（f 型）系列的全部成员均为 软件兼容可以方便地在系列各型号间移植 msp430 系列单片机的 mcu 设计 成适合各种应用的 16位结构它采用冯-纽曼结构 因此 ram rom 和全部外 围模块都位于同一个地址空间内，而设计中选用的 msp430 芯片是 msp430f149。msp430f49 的引脚11如图3-1 所示： xxii 哈尔滨理工大学学士学位论文 图 3-1 msp430f49 引脚图 3.1.1 msp430 时钟时钟 msp430 时钟由高速晶体、 低速晶体、 数字控制振荡器dco、 锁频环fll 以及锁频环增强版本fll+的部件构成。 时钟输入源时钟输入源 lfxt1clk 由低频时钟晶体产生的低频时钟源，由标准高频晶体或陶 瓷谐振器产生的高频时钟源以及外接时钟信号源（接高频时无电容）里面 有两个电容。 xt2clk 由标准晶体或陶瓷谐振器产生、 外接450khz8mhz 时 钟信号源。 dcoclk 片内可以数字控制的rc 振荡器，而设计中所用的外部 晶振为 32.768khz 和 8m。 输出时钟频率输出时钟频率 aclk（辅助时钟） aclk 是 lfxt1clk 信号经 1，2，4，8 分频后 得到的。 分频器可选，由参数diva 控制。 aclk 可以由软件选作各个外围模 块的时钟信号。 mclk( 主 系 统 时 钟 ) mclk 可 由 软 件 软 件 选 择 来 自 lfxt1clk,xt2clk,dcoclk 三者之一，然后经过1，2，4,8分频得到。 分 频系数由 divm 控制。mclk 主要用于 cpu 和系统。 smclk(子系统时钟) 可由软件选择来自 lfxt1clk,xt2clk,dcoclk 三者之一，然后经1，2，4，8分频得到。分 频系数由 divs 控制。smclk 主要用于外围模块。 3.1.2 msp430f149 各种端口各种端口 msp430 有 丰 富 的 端 口 可 供 用 户 使 用 。 在 目 前 产 品 中 有 p0，p1，p2，p3，p4，p5，p6。 msp430f149 各种端口都有丰富的功能及大 量的控制寄存器供用户操作。其中：p0，p1 和 p2 这 3 个 8 位端口都能用作 输入和输出，同时都具有中断输出功能；s 和 com 驱动液晶；大多数端口 还有其他功能（如msp430f149 引脚图3-1 所示）。 3.1.3 msp430 系列的通用串行通信模块系列的通用串行通信模块 msp430 系列的串行通信模块式每个型号都有的，可分为两种实现方式； 一是直接的硬件通用串行同步/异步模块（usart）；二是通过定时器模块 xxiii 哈尔滨理工大学学士学位论文 的支持实现的串行通信功能。msp430 系列实现串行通信的两种方式有很大 的区别：前者是硬件实现的，通常叫做 usart 模块，用户对它的使用时通 过硬件原理的理解下，在一系列寄存器设置之后，由硬件自动实现数据的 移进和移出，完成串行通信的功能，同时还能实现两种通信协议，即 uart 异步通信协议和spi 同步通信协议；后者是在定时器的作用下，人工地、通 过用户软件控制，一位一位的将数据由端口送出或收进来，因此常被称为 软件串行口。 我们使用msp430 有这个通信模块；而所有msp30 全部型号都 可以通过定时器实现软件串行口，所以其他没有片内硬件 usart 模块的要 实现串行同信，就只能通过软件的方法来实现了。 此外 msp430 还有硬件乘法器，flash 存储器模块，msp 模数转换模 块。 usart 模块的结构模块的结构 usart 包括这些部分：波特率部分、接受部分、发送部分和接口等 。 usart 模块的硬件框图12如图3-2 所示： 图 3-2 msp430f149usart 模块的硬件框图 xxiv 哈尔滨理工大学学士学位论文 1 msp430 波特率的产生 在进行异步通信时，波特率的产生是必须得。波特率部分由时钟输入选 择和分频、 波特率发生器、 调整器和波特率寄存器等组成。 串行通信时，数据 接受和发送的速率就由这些构件控制12如下图3-3 所示。 图3-3 波特率发生器框图 整个模块的时钟源来自内部 3 个时钟或外部输入时钟，由 ssel1 和 ssel0 选择，以决定最终进入模块的时钟信号 brclk 的频率。时钟信号 brclk 送入 16 位的分频器，通过一系列的硬件控制，最终输出移出与移 进两移位寄存器使用的移位位时钟 bitclk 信号。这个信号（bitclk）的 产生，由波特率发生器框图的下半部分可以看出，是分频器在起作用。当计 数器减到 0 时，输出触发器翻转，送给 bitclk 信号，所以 bitclk 信号 周期的一半就是定时器（分频计数器）的定时时间。 2 波特率的设置与计算 msp430 的波特率发生器使用一个分频计数器和一个调整器，分频因子 xxv 哈尔滨理工大学学士学位论文 n由送到分频计数器的时钟（brclk)频率和所需的波特率来计算 brclk n= 波特率 如果使用的波特率与常用晶体产生的 brclk，则一般得不到整数的 n，还 有小数部分。分频器计数器实现分频因子的整数部分，调整使得小数部分尽 可能准确。分频因子定义如下： (76.0)/8nubrmmm=+ (3-1) 式（3-1）中n为目标分频因子； ubr 为 uxbr0 和uxbr0 中的 16位数据值； mx 为调整器寄存器（uxmctl）中的各位数据位。 那么波特率可由下式计算： = (76.0)/8 brclkbrclk nubrmmm = + 波特率 可以看出，msp430 的波特率产生方法与其他类型的 mcu 的产生方法 有些不同，它不但有一个分频计数器，还有一个调节器。 异步模式异步模式 在异步模式下，接收器自身实现帧的同步，但外部通信设备并不使用 这个时钟源。波特率的发生是在本地完成的。也就是说，要正确地进行异步 通信，通信的双方必须使用相同的波特率。 1 异步通信的帧格式 异步帧格式由 1 位起始位、7 位或 8 位数据位、效验位（可奇/可偶/可 无）、 1 位地址位（地址模式时）和1位或2 位停止位组成。 而每位数据位的 数据位的时值由波特率发生器决定异步帧格式12如图3-4 所示： 图 3-4 异步通信的帧格式 xxvi 哈尔滨理工大学学士学位论文 接收操作以收到有效起始位开始。 起始位由检测urxd 端口的下降沿开 始，然后 3 次采用多数表决的方法取值。 2 线路空闲多机模式（idle-line multiprocessor format） 当 mm=0 时，为线路空闲多机模式。 在这种模式下，数据被一段空闲的 时间分隔。 在字符的第一个停止位之后，收到 10个以上的1，则表示检测接 受到线路空闲，如图3-5 所示： 图 3-5 线路空闲多机模式 3 地址位多机模式 当 mm=0 时