FPGA门级结构及其时序基础.ppt

1,FPGA门级结构 及其时序约束与分析基础,江苏大学电气信息学院 赵不贿,2,常用设计约束种类 时序约束：规范设计的时序行为，表达设计者期望满足的时序条件，指导综合和布局布线阶段的优化方法等。 区域与位置约束：主要指芯片I/O引脚位置，以及指导工具在芯片特定的物理区域进行布局布线。 其他约束：目标芯片型号、电气特性等。 时序约束的作用：提高设计的工作频率；获得正确的时序报告。,3,几种常见的时序约束的基本概念,1.周期与最高频率：通常指时钟所能达到的最高工作频率。 2.时钟建立时间tsu：指时钟到达前，数据和使能信号已经准备好的最小时间间隔。 3.时钟保持时间th：指能保证有效时钟沿正确采样的数据和使能信号在时钟沿之后的最小稳定时间间隔。 4.时钟输出延时tco：指从时钟有效沿到数据有效输出的最大时间间隔。 5.引脚到引脚的延时tpd：信号从输入管脚进来到达输出管脚的最大时间间隔。 6.Slack：是否满足时序的称谓。正的Slack表示满足时序，负的Slack表示不满足时序。 7.时钟偏斜(clock shew)：指一个同源时钟到达两个不同的寄存器时钟端的时间差别。,4,FPGA优势,5,FPGA优势,FPGA之所以流行，关键在于只要通过合适的编程，它就可以实现任意电路。 相对于VLSI（超大规模集成电路）和MPGA（掩模可编程门阵列）等定制技术，使用标准FPGA有两个重要的优点： 降低一次性费用（NRE） 缩短上市时间,6,一般地，生产第一款芯片的一次性费用需要10万到25万美元，相反，只要对FPGA编程就可以实现用户所需的功能，这样用户就不需要支付一次性费用。 这使得FPGA成为中小量产规模电路设计最廉价的实现方法。然而，FPGA也为可编程特性付出了代价。 在MPGA（掩模可编程门阵列）和VSLI中，电路时用金属线互联的，FPGA却一定要通过可编程开关来连接电路，这些开关比金属线的电阻大，从而引入的大量的分布电容和寄生电容。实现同一功能，FPGA面积也要比MPGA大得多（约10倍），速度却是MPGA的1/3。由于FPGA市场竞争激烈，FPGA的供应商正努力寻找更好的结构以获得速度和密度上的优势。,FPGA优势,7,FPGA结构,8,FPGA结构,Xilinx FPGA芯片的基本结构,9,FPGA结构（岛形FPGA结构）,逻辑单元块,连接盒,开关盒,可编程布线资源被配置成逻辑单元块之间或者从逻辑单元块到输入/输出端口所需要的连接。,10,FPGA结构,FPGA芯片内部H型时钟树结构 目的：保证时钟到达不同寄存器的时间同步，必要时采用锁相环,11,FPGA结构,Quartus II 中Floor plan及其放大图 两条白色的纵向线是其DSP资源，而7条绿色的纵向线是其片内RAM资源，在这之间的浅蓝色部分是数量众多的LE资源,12,FPGA结构,Quartus II 中底层查看LE的内部结构图,13,FPGA结构,IOB中一个单元的结构图,14,SRAM与 Flip-Flop门级结构,15,SRAM结构,16,基于SRAM查找表的FPGA,17,SRAM结构,SRAM在FPGA中的功能示例,18,SRAM结构,一个8KB的SRAM内部结构图,19,SRAM结构,CMOS管与NMOS管构成的SRAM存储单元,20,SRAM结构,T2与T3导通时工作原理,21,Flip-Flop结构,22,Flip-Flop结构,与非门组成的维持-阻塞边沿D触发器,23,FPGA设计流程,24,FPGA设计流程,FPGA设计流程,对设计者,对设计工具,25,FPGA设计流程,EDA工具的详细综合流程,26,FPGA时序路径,27,从引脚到引脚,28,几个时序约束的基本概念,1.周期和最高频率：指时钟的周期和最高工作频率。 2.时钟建立时间：时钟到达前，数据和使能信号已经准备好的最小时间间隔。 3.时钟保持时间：指能保证有效时钟沿正确采样的数据和使能信号在时钟沿之后的最小稳定时间。 4.时钟输出延时：指时钟有效沿到数据有效输出的最大时间间隔。 5.引脚到引脚的延时：指信号从输入管脚进来，穿过组合逻辑，到达输出管脚的延时。CPLD这一时间固定。 6.时钟偏斜：指一个同源时钟到达两个不同的寄存器时钟端的时间差别。 7.Slack称谓。正的Slack表示满足时序，负的Slack表示不满足时序。,29,从引脚到引脚,输入到输出路径示意图,30,从输入到寄存器,31,从输入到寄存器,输入到寄存器路径示意图,32,从寄存器到输出,33,从寄存器到输出,输入到输出路径示意图,34,从寄存器到寄存器,35,从寄存器到寄存器,输入到输出路径示意图,36,FPGA时序基础,37,输入延时约束,38,输入延时约束,输入最大延时约束示意图,Tsu Tclk 最大输入延时,39,输入延时约束,输入最小延时约束示意图,Th 最小输入延时,40,输出延时约束,41,输出延时约束,输出最大延时约束示意图,tco Tclk - 最大输出延时,42,输出延时约束,输出最小延时约束示意图,tco 最小输出延时,43,寄存器延时约束,44,寄存器延时约束,最大时钟频率计算示意图,45,寄存器延时约束,Launch & Latch Edge示意图,46,寄存器延时约束,Setup & Hold Time示意图,47,寄存器延时约束,Data Arrival Time示意图,48,寄存器延时约束,Clock Arrival Time示意图,49,寄存器延时约束,Data Required Time for Setup示意图,50,寄存器延时约束,Data Required Time for Hold示意图,51,寄存器延时约束,Setup Slack示意图,52,寄存器延时约束,Hold Slack示意图,53,设置时序约束的方法,1.通过Assignment/Timing Analysis Settings菜单命令。 2.通过Assignment/Wiards/Tming 菜单命令。 3.通过Assignment/Assignment Editor选项在图形界面下完成对设计时序的约束。,54,55,56,设置时序约束的方法,1.通过Assignment/Timing Analysis Settings菜单命令。 2.通过Assignment/Classic Timing Analyzer Wiards 菜单命令。 3.通过Assignment/Assignment Editor选项在图形界面下完成对设计时序的约束。,57,设置时序约束的方法,原则：先全局，后个别。 1.通过Assignment/Timing Analysis Settings菜单命令。 2.通过Assignment/Classic Timing Analyzer Wiards 菜单命令。 3.通过Assignment/Assignment Editor选项在图形界面下完成对设计时序的约束。,58,59,60,61,设置时序约束的方法,1.通过Assignment/Timing Analysis Settings菜单命令。 2.通过Assignment/Classic Timing Analyzer Wiards 菜单命令。 3.通过Assignment/Assignment Editor选项在图形界面下完成对设计时序的约束。,62,63,1.指定全局性时序约束 （1）时序驱动的编译（TDC） Assignments/setting/Fitter Setting 优化内容： 优化时序：修改节点位置处理关键路径 优化保持时间：修改布局布线，满足最小时序和保持时间的要求 优化I/O单元寄存器的放置：将寄存器移动到I/O单元中。,64,65,66,（2）全局时钟设置 条件：设计中只有一个全局时钟。 执行命令：Assignments/Timing Analysis Settings/Classic Timing Analyyzer/Settings （3）全局的I/O时序设置 执行命令：Assignments/Timing Analysis Settings/Classic Timing Analyyzer/Settings,67,68,（3）时序向导 执行命令：Assignment/Classic Timing Analyzer Wiards 2.指定个别时序约束 （1）指定个别时钟要求 通过Assignment/Classic Timing Analyzer Wiards 或Assignments/Timing Analysis Settings 单击Individual Clocks,69,70,71,（2）个别时序约