（测试计量技术及仪器专业论文）6gsps并行数据采集系统硬件设计.pdf

摘要 摘要 随着现代测试科学技术迅速发展，数据采集系统被广泛地应用于国民经济、 国防建设和科学试验等特定领域。 采样率越高就越能真实反映外部世界，并行时间交替采样是提高采样率的主 要技术路线。由于国外在高采样率a d c 供应上对我国的封锁，目前国内产品的实 时采样率只能达到2 g s p s ，不能满足当前高速实时领域的需求。在此，本文提出 了实时采样率6 g s p s 并行数据采集系统实现的课题，就是要解决高性能数据采集 领域的技术瓶颈问题。 文中首先阐明了并行数据采集系统设计的必要性，紧紧围绕6 g s p s 并行数据 采集系统的三个方案而展开，综合分析各方案的优缺点，随后论述了优选的最佳 采集系统方案的详细设计以及设计中要解决的主要问题，具体内容包括： 1 并行数据采集系统总体设计：系统设计基于数据采集的基本理论，运用并 行采样技术，设计了三个系统总体实现的初步方案，并进行了综合分析。 2 6 g s p s 并行数据采集系统的详细设计：a d 模数转换器的特点及工作模式， 采样时钟的具体实现，采样时钟相位调节，采集后端输出数据流的同步电路设计。 3 最后，本文还分析了电源系统设计以及高速电路系统中可能出现的信号完 整性问题，并且给出了系统设计中采取的相应措施。 关键字：数据采集，并行时间交替采样，时钟分配，信号完整性 垒呈至坚坠竺!一 a b s t r a c t a 1 0 n gw i 吐1t h er a p i dd e v e l o p m e n to ft e s t i n gt e c h n o l o g y , d a t aa c q u i s i t i o n s y s t e m1 s 、新d e i vu s e di nm a n ys p e c i a lf i e l d s ，s u c h a st h ed e v e l o p m e n to fs t a t i o ne c o n o m y ， n a t i o n a ld e f e n s ei m p m v e m e n ta n ds c i e n t i f i ce x p e r i m e n t s t h eh i g h e rs a m p l i n gf r e q u e n c yc a l lb eat r u e rr e f l e c t i o no ft h e o u t s i d ew o r l d p a r a l l e la l t e m a t i n gt i m es a m p l i n gi st h em a i nt e c h n i c a ll i n et oi m p r o v et h es a m p l i n g f r e q u e n c y a tp r e s e n t ，f o rt h eb l o c k a d ei nh i g hs p e e da d c s u p p l yb yt h ef o r e l g n c o m p a m e s ，t h er e a l t i m es a m p l i n gr a t eo fd o m e s t i cp r o d u c t s c a l lo n l ya c h i e v e2 g s p s t h e s ep r o ( 1 u c t sc a l ln o tm e e tt h ec u r r e n tn e e d si nt h ea r e ao fh i g h s p e e dr e a l - t i m e t h i s d i s s e 僦i o ns u b m i t sm er e a l t i m es a m p l i n gr a t e6 g s p sp a r a l l e ld a t aa c q m s i t i o ns y s t e m i s s u e st os o l v et e c h n o l o g yb o t t l e n e c ki nf i e l do f t h eh i g h 。p e r f o r m a n c ed a t aa c q u i s l t l o n f i r s to fa 1 1 m ed i s s e 】伽o ni l l u s t r a t e st h en e c e s s i t yo fp a r a l l e l d a t aa c q u i s i t i o n s v s t e md e s i g n t h i sp a p e rc l o s e l yf o c u s e s o nt h r e ep l a n so f6 g s p sp a r a l l e ld a t a a c q u i s i t i o ns y s t e m ， w h i c hm a k e sac o m p r e h e n s i v ea n a l y s i s o na d v a n t a g e s觚d d i s a d v 卸n l a g e so f e a c hp l a n t h e ni td e a l sw i t ht h ed e s i g no ft h eb e s ta c q u i s i t i o ns y s t e m i nd e t a i la n dt h ep r o b l e m s t h em a i n c o n t e n t sa r ea sf o l l o w s 1s t ：n l eo v e r a l ld e s i g no fp a r a l l e ld a t aa c q u i s i t i o ns y s t e mi n c l u d e st h es y s t e m d e s i g nb a s e do nt h eb a s i ct h e o r i e so fd a t aa c q u i s i t i o n w ed e s i g n t h r e eo v e r a l lp l a no f s v s t e ma d = l i e v e m e n tb yp a r a l l e ls a m p l i n ga n dc o m p r e h e n s i v e l ya n a l y s et h e s ep l a n s 2 n d ：d e t a i l e dd e s i g no f6 g s p sp a r a l l e ld a t aa c q u i s i t i o ns y s t e mc o n t a i n sa d c c h a r a c t 嘶s t i c sa n dw o r kp a t t e r n s ，c o n c r e t er e a l i z a t i o no f t h es a m p l i n gc l o c k ，a c q u i s l t l o n 1c i o c kp h a s er e g u l a t i o n ，t h es y n c h r o n o u sc i r c u i td e s i g no fo u t p u td a t as t r e a m a tt h e p o s t e r i o re n d o fa c q u i s i t i o n 3 r d ：皿1 ea u t h o ra n a l y z e st h ed e s i g no fp o w e rs y s t e m 嬲w e l la s t h ep o t e n t i a l p r o b l e m so fs i g n a li n t e g r a l i t y i nt h eh i g h s p e e dc i r c u i ts y s t e m ，a n do f f e r s t h e c o r r e s p o n d e n tm e a s u r e st os o l v et h ep r o b l e m s k e y w o r d s ：d a t aa c q u i s i t i o n ，p a r a l l e la l t e r n a t i n gt i m es a m p l i n g ，c l o c k d i s t r i b u t i o n , s i g n a li n t e g r a l i t y 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：睾窒 日期：z o 哆年岁月3 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：监导师签名型国 日期：2 i o 。，年5 月多1 日 第一章前言 1 1 研究的目的和意义 第一章前言 自然界中的物理量，绝大多数是在时间上和幅值上都连续变化的模拟量，或 称为连续时间函数，而信息处理多由数字计算机或数字信号处理器来实现，处理 的结果又常常需要以模拟量的形式反馈到外界的物理系统。在这里我们关注其中 的两个问题：一是如何解决模拟量向数字量的转换问题：二是如何真实的反映自 然界的物理量。 数据采集系统就是解决第一个问题的核心，将一个外界的模拟信号进行离散 采样。采样就是不断地以固定时间间隔采集模拟信号当时的瞬时值，但是我们必 须对采样间隔认真选择，以确保模拟信号的复现精度。按照香农采样定理，任意 一个最高频率为f m 的模拟信号，只有满足条件采样周期t l 2 f m ，才能够用间隔时 间为t 的一系列离散取样值来代替它，而不会丢失该信号的任何信息，理论上可 以精确地重建原信号。根据奈氏准则，取样频率如果低于2 f m 时，那么会产生频谱 重叠效应【1 】【2 】。需要指出的是，如果用2 倍奈奎斯特频率采样2 f m ，则必须使用截 止频率为f m 的理想低通滤波器才能恢复原来的模拟信号，如果采样频率大于2 倍 奈氏频率，那么就可以放宽对低通滤波器截至频率的要求，付出的代价是对同样 的输入信号采样需要更高的采样率，所以我们要不断提高采样率。 从离散采样过程不难发现，采样率越高，模拟信号的复现精度也就越高，就 越接近真实世界。人们渴望了解真实世界，因此人类对更高采样率的追求是永无 止境的。目前采用实时采样技术途径并实现的最高采样率指标为：4 0 g s p s ，该技 术被力科、安捷伦、泰克三家国外仪器公司垄断，其最终实用化的仪器产品列入 对华禁运清单。 在雷达、气象、地震预报、航空航天、通信等领域里，现场信号具有实时高 速的重要特点，工程师们都希望能够获得一种能够完全记录现场信号的设备，特 别是那些高速、实时性要求高的场合，从而为各类设备的试制提供实验数据，构 建各类仿真、半仿真、实物系统。因此，高采样率的数据采集系统的研究一直是 工程实践中一项倍受人关注的领域。 此项高端技术面临国外封锁和国内急需的状况，我们利用现有市场环境研发 电子科技大学硕士学位论文 出具有更高采样率的数据采集系统，该系统采用并行时间交替采样的技术成功实 现最高实时采样率6 g s p s 。 1 2 数据采集系统的概述与需求 1 2 1 数据采集系统概述 数据采集技术是信息科学的个重要分支，它与传感器技术、信号处理技术 和计算机技术一起构成了现代测试技术的基础【1 1 。实现数据采集技术的系统即为数 据采集系统( d a t a a c q u i s i t i o ns y s t e md a s ) ，其基本任务将大量模拟信号转换为数 字信号，通过数字接口电路传送给数字计算机或数字信号处理器，再进一步处理、 显示、传输和记录。 1 2 2 数据采集系统基本组成 数字系统和模拟系统相比，数字系统具有抗干扰能力强、稳定性好、精度高、 易于集成化等优点，因此数字系统飞速发展，广泛应用于各个技术领域。但是数 字系统只能处理离散的数字信号，而外部世界的大多数物理量都是模拟信号，如 声、光、力、热等，通过相应的各类传感器转换成电信号，如电压或电流等模拟 信号，以便用电子技术来处理。在这里模拟信号是指在规定的连续时间内，对输 入信号的幅值可以在连续范围内任意取值的信号【l 】。模拟信号需要用模拟仪表指 示，用模拟电路进行信号加工，用模拟计算机进行处理。而模拟系统对外界电磁 干扰、环境温度转变以及电子元器件参数变化都是比较敏感的，这样一个高质量 的模拟系统也是非常昂贵的。所以这就需要数据采集系统将这些模拟信号转换为 便于处理和存储的数字信号，实现对外部世界的数据采集。如图1 1 所示给出了一 个典型的数据采集系统的基本组成的示意图，描述了它与外部世界的关系。 2 第一章前言 图卜1 数据采集系统示意图 传感器的作用主要是把外部世界非电的物理量转变为模拟电量( 如电压、电流 或频率) 。通常把传感器输出到a d 转换器输出的这一段信号通道称为模拟通道。 理想的传感器能够将各种被测量转换为高输出电平的电量，提供零输出阻抗，具 有良好的线性。 信号调理通道主要完成了模拟信号的放大和滤波等功能。当传感器输出信号 较小时，需要加以放大以满足a d 转换器的满量程输入范围。此外，某些传感器 内阻比较大，输出功率较小，这样调理通道的放大器还起到了阻抗变化的作用来 缓冲输入信号。传感器和电路中器件常会产生噪声，人为的发射源也会通过各种 渠道使信号耦合上噪声，因此需要利用滤波电路来衰减噪声，以提高模拟输入信 号的信噪比。 采样保持电路的功能是跟踪模拟输入信号并保持这个值以备随后的处理。具 体来说，a d 转换器完成一次转换需要一定的时间，而在转换期间希望a d 转换 器输入端的模拟信号电压保持不变，才能保证正确的转换。当输入信号的频率较 高时，就会产生较大的误差，为了防止这种误差的产生，必须在a d 转换器开始 转换之前将信号的电平保持，转换之后又能跟踪输入信号的变化，保证较高的转 换精度。 a d 转换器是整个数据采集系统的核心，也是影响数据采集系统采样速率和 精度的主要因素之一。模数转换器按工作原理可分为间接型a d 转换器、比较型 a d 转换器( 并行比较型，分级型) 和型a d 转换器。数据采集系统的指 标能否实现在很大程度上取决于与a d 转换电路的设计。高速的模数转换器内部 一般都集成了采样保持器s h 和多路数据分配器，以保证采样的精度和降低后续 3 电子科技大学硕士学位论文 存储器的要求f 3 】f 12 1 。 数据缓存电路存储a d 转化后的数据，特别是并行数据采集系统，采集量化 后的数据速率非常高而且数量大，微处理系统无法对数据进行实时处理，因此需 要存储器对数据进行缓存。 微处理器是数据采集系统的控制中心，负责数据采集系统的管理和控制工作， 对采集到的数据进行运算和处理，然后送到外部设备待处理或显示。 1 2 3 数据采集系统的需求 随着现代科学技术的飞速发展、数据采集技术也日益成熟，其主要技术指标， 如通过速率、分辨率、精度、控制方式和抗干扰能力等得到了极大的提高，在数 字显示仪表、现场采集等领域有着广泛的需求。 数字显示仪表是数据采集系统应用最早、最广泛、最成功的领域之一，如数 字电压表，可以独立使用，也可做成台式、表盘式、便携式等多种形式。用于实 验室的电压测量、工业现场的电压测量等多种场合。以数字电压表内核，附加适 当的信号转换电路后，还能构成许多其他数字测量仪器，如数字电流表、数字欧 姆表、数字式压力表等等。另外一个典型应用就是数字示波器，数字示波器是一 种以数据采集系统作为核心环节，可用来观察、测量、记录各种瞬时物理现象，并 以波形方式显示其与时间关系的电子仪器 3 1 。 数据采集系统的设计同时也应用于现场采集，工业现场的各种生产过程参数， 如温度、压力、流量、速度等，这些过程参数通常数量大，所处位置分散，人们 需要把这些数据收集起来，再进行加工处理。而当今数据的加工处理是离不开数 字计算机的，这里数据采集系统的任务就是把大量的模拟信号转换成数字信号， 再通过数字接口电路传送给计算机系统 2 1 。下面介绍现场采集的两个具体实现方 法。 首先可以通过数字通信线路进行数据采集，在数字通信线路上，每一路模拟 信号都各有一套独立的模数转换器和数字信号处理的软硬件，转换后的数字信号 具有统一的数据格式，它们的数字接口通常是串行总线方式，并具有与计算机串 行通信接口相同的通信协议和规范。计算机作为通信线路上的主站，各数字仪表 作为从站，并有独立的站地址，主站通过选址可访问各从站，即可采集各从站的 数据，也可以向各从站发出参数设置命令。在通信线路上传送的是数字信号，各 种现场的干扰不会影响到模拟信号的精度。 4 第一苹前言 其次是共用模数转换器，由于a d c 在数据采集系统中占据的成本较大，将多 路模拟信号共用一个a d c 将可大大地降低数据采集系统的成本。由于a d c 被共 用，巡回采集多路模拟信号的数据，因此需要采用转换速度较高的a d c ，因此本 文中提出了对数据采集系统实现更高采样率的研究。 1 2 4 数据采集系统在数字示波器中的应用 数字存储示波器是随着a d 数转换器的发展而趋于实用化的示波器h 。数据 采集系统是数字存储示波器的核心，并行数据采集系统的研究推动着高性能数字 示波器的发展。研制高性能的示波器可适应现代时域测试的需要，满足复杂系统 测试中对各种不同频率信号的快速、精确地捕捉，记录和分析的需求【5 j 。 从目前情况来看，国外数字示波器仍然是市场上的主流产品。在高性能数字 存储示波器技术上居领先地位的仍然是美国的t e k t r o n i x ( 泰克) 公司、a g i l e n t ( 安 捷伦) 公司和l e c r o y ( 力科) 公司。其中美国t e k 公司一直被世界公认为示波器 的权威。t e k t r o n i x 公司的高档数字宽带示波器t d s 6 0 0 0 系列最高带宽已达到 1 5 g h z ，最高实时采样率为4 0 g s p s ，最大存储深度为6 4 m p t s ，上升时间已达到 1 9 p s ；a g i l e n t 公司的i n f i n i i u m 系列数字存储示波器覆盖1 g h z - 、- 1 3 g h z 的带宽， 采样率为2 0 g s p s ，双通道的情况下可以达到4 0 g s p s ，各种探头的最高带宽达到 1 4 g h z 。l e c r o y 公司作为专门的数字示波器供应商，它的w a v e m a s t e r 8 0 0 0 a 系列 档次最高，带宽6 g h z 和取样率2 0 g s p s 。 目前，国内数字化示波器还处于中低档阶段，主要的数字存储示波器研发单 位有普源精电、江苏绿扬、中电集团4 1 所和电子科技大学等。高性能a d c 芯片 制约着国产示波器的发展，受器件制造工艺水平的限制，市场可批量购买的a d c 芯片，其单片最高实时采样率为1 5 g s p s 。因此市面上可见的国产示波器中，单通 道最高实时采样率才1 g s p s ，双通道拼合最高实时采样率仅2 g s p s 。而其他技术 指标方面，如信号带宽也只能达到5 0 0 m h z ，最高存储深度不超过2 m p t s 。国内对 数字存储示波器技术的研究开展较晚，同时由于受芯片技术条件的限制，指标偏 低又无自主知识产权。 综上所述，通过对示波器的国内外同类产品的研究，我国在高速采样技术领 域处于禁运和技术实现难度高的状况，要继续提高实时采样率指标代价很高，即 使在实验室条件下完成，其高昂的实现成本使得产品化、产业化的可能性极小。 我国急需开发出具有自主知识产权的高速数字存储示波器技术以适应尖端技术领 5 电子科技大学硕士学位论文 域的发展，而要提高数字示波器最高实时采样率其技术瓶颈就是如何实现高速采 样，对此我们提出了实时采样率6 g s p s 的并行数据采集系统的研发，就是要解决 高速数字示波器的技术瓶颈问题，缩短国内与国外在示波器先进水平的差距。 1 3 本论文设计的任务 数据采集系统的设计，通常利用单片高速a d 转换芯片，其设计电路也较为 简单，市面上高速a d 的价格比较贵，同时高速a d 转换器对时钟电路的要求也 很高。由于这个原因，国内的研究大多利用并行采样原理，采用低成本的低采样 率a d 通过并行采样实现数据采集系统的高采样率，如此可以降低对器件的指标 要求【6 】【7 】【8 】。基于这样的思路，国内成品的采集系统双通道拼合最高实时采样率仅 仅才2 g s p s ，而运用多片成本较高的高速a d 并行采集实现更高采样率成为目前 研究的盲区，国产仪器远远不能满足国内在高速实时领域的特殊需求，因此我们 不得已可考虑用多片千兆级的高采样率的a d 构建超高速的并行数据采集系统， 在研发过程中要解决高速采集中的技术难题，比如采样时钟的实现、高速a d 并 行采样、高速数据的传输和存储以及高速系统的印制板电路的设计。 针对并行数据采集系统的现实需求，并通过数据采集系统的应用现状进行详 细分析，在国内高速采集技术的研究受器件制造工艺水平的限制，国外对我国实 行技术封锁和禁运，市面上千兆级的a d 芯片可以购买到，3 g s p s 的高速a d c 芯片能勉强申请到样片的情况下，我们的设计不能停滞在目前的技术水平，要尽 快设计出达到实时采样率6 g s p s 的并行数据采集系统。 本设计围绕6 g s p s 并行数据采集系统的三个方案而展开，综合分析三个并行 数据采集方案的优缺点，对优选的最佳采集系统方案进行了详细设计，具体工作 主要包括有：并行数据采集通道的三个设计方案的综合分析，6 g s p s 并行数据采 集系统的详细设计，时钟和a d c 芯片的配置，系统时钟分配的解决方案，电源系 统方案，信号完整性，系统的调试与分析。 6 第二章并行数据采集系统总体设计 第二章并行数据采集系统总体设计 并行采样技术是并行数据采集系统实现的基础。本章对系统实现中所存在的 关键技术进行了讨沦，包括并行采样技术、频率合成技术、a d c 技术发展与选型 依据、高速数据的传输和存储技术以及并行数据采集系统方案的综合分析。 2 1 数据采集基本理论 2 1 1 模数转换过程 模数转换就是将模拟量转换为数字量的过程，主要分为采样保持、量化与编 码三个步骤，如图2 1 所示。 j l 采样保持 i 量化 l 编码 x “) 。x s ( n t s ) 。 x q ( n t s ) s q 4 q 3 q 2 q x ( n ) t s2 t s3 t s4 t s t s2 t s3 t s4 t s 图2 1 模数转换过程 连续的模拟信号x ( t ) ，按一定时间t s 采样，保持后得到台阶信号x s ( n t s ) ，再 经过量化变为量化信号x q ( n t s ) ，最后经过编码得到数字信号x ( n ) 。在现代a d 7 电子科技大学硕士学位论文 器件中，这三个步骤一般都在同一个器件中完成。 采样就是不断的以固定的时间间隔采集模拟信号。由采样定理可知，用数字 方式处理模拟信号时，并不是使用在整个作用期间无穷多个点的值，而只需要取 样点的值就足够了。因此，在前后两次取样的时间间隔内，a d 将取样所得的模 拟信号值暂时存放在存储介质上，通常是电容器上，以便将它量化和编码。 量化是将模拟量转化为数字量的过程，量化电平定义为满量程电压v f s r 与2 的n 次幂的比值，n 为数字信号的二进制位数。量化电平一般用q 表示，因此有 q = v f s r 2 n 。由于量化是用一些不连续的数来逼近精确采样值的过程。因此量化过 程中必然存在误差，这种误差称为量化误差e 。量化误差是随机变量，分布在区域 q 2 e 0 或区域q 2 e q 2 。如果码位足够多时，量化误差可以降低到一个很小的 程度。 模数转换过程的最后阶段是编码，编码是指把量化信号的电平用数字代码表 示，编码有多种形式，例如二进制、格雷码和b c d 码，二进制编码是目前广泛采 用的编码方式【l 】【2 】。 2 1 。2 并行采样的方式 并行采样通常有两种方式。一种是采用并行时间交替采样的方式，另种是 采用延迟线的方式。所谓并行时间交替采样，就采用多片a d 同时按照各自的采 样时钟工作，通过控制时钟的相位，让，d 交替工作，然后再对得到的量化数据 进行重组，得到高速采样数据，系统的采样率为多片a d 采样率的总和。采用延 迟线：将被采集的模拟信号进行延时，将信号经过不同延时后依次送往不同的a d c 进行并行采样，延迟时间为a d 转换器采样周期的一半。最后将数据进行重组， 这样就可以在不对通道作任何改动的情况下提高了系统的采样率。前者就是我们 经常采用的采样方式，而后者由于难以精确控制输入信号的时延，一般很少采用【7 j 剀0 0 。下面详细介绍第一种方式：并行时间交替采样，这已形成一个比较成熟的 理论，它是b l a c k 和h o d g e r 于1 9 8 0 年提出的。这种方法不仅节省空间，并且为实 现成倍增加现有高性能模数转换器的采样速率提供了一个简单可行的方法【1 1 1 。多 片a d c 并行时间交替采样系统结构基本原理如图2 2 所示。 8 第二章并行数据采集系统总体设计 图2 - 2 多片a d c 并行采样系统结构图 如上图所示，多相时钟发生器控制送往各个a d c 采样时钟的相移，在多相时 钟的作用下，各个a d c 轮流采样转换，它们的采样时间之间保持一个固定的时间 差。假设系统一共采用了n 个a d c ，各个a d c 的采样时钟为f ，则到达每个a d c 的采样时钟的相位依次相差3 6 0 n 度，这n 个a d c 并行采样之后系统的采样率可 以达到n f 6 0 0 】【1 2 】。比如两个采样率为1 g s p s 的a d c 并联，采样互补的两个时钟 ( 相位相差1 8 0 度) 作为两个a d c 的采样时钟，数据合并后就相当于一个采样率 为2 g s p s 的a d c 在工作。 根据高速数据采集理论中关于并行交替采样技术的论述，考虑到在通道较多的 情况下对输入信号做精确延时比较困难。因此本系统采用了多片a d c 并行时间交 替采样的方式来实现要实现6 g s p s 实时采样率的并行数据采集系统。本设计为实 现设计目标设计了三个总体方案，可以考虑分别用6 路实时采样率为1 g s p s 的 a d c 拼合实现，4 路实时采样率为1 5 g s p s 的a d c 拼合实现，2 路实时采样率为 3 g s p s 的a d c 拼合实现。 2 1 3 提高采样率的主要技术路线 采样率越高越能真实反映外部世界，并行时间交替采样是提高采样率的主要技 术路线，业界称之为时间交织技术。此时间交织技术是8 0 年代提出的一种电路技 术，其基本概念是并列多个a d 转换器，采用时间交织的方法以提高总的数据处 理量，并且各个通道之间还可以共享资源，使芯片面积和功耗更加优化。国外生 产a d c 的厂商拥有先进的芯片制造工艺，可以将多片a d c 的并行时间交替采样 做到芯片内部，从而成倍的提高a d 的采样率。比如m a x i m 公司的m a x l 0 1 a 就采用了此技术，片内两个独立的采样率为2 5 0 m s p s 转换器拼合实现了8 位 9 电子科技大学硕士学位论文 5 0 0 m s p s 采样率的模数转换器。a d 公司的a d l 2 4 0 1 ( 1 2 位，采样率4 0 0 m s p s ) 弄i a d l 2 5 0 0 ( 1 2 位，采样率5 0 0 m s p s ) 也是采用这个方法实现的，其中a d l 2 4 0 1 是采 用了两个a d c ，而a d l 2 5 0 0 则是采用了4 个a d c 。 同时，并行时间交替采样技术运用在a d 芯片外部以实现更高的采样率，国 外专业示波器厂商t e k t r o n i x 、a g i l e m 和l e c r o y 公司为了满足高频信号分析需要推 出的高端示波器的a d c 部分也广泛的采用了并行时间交替采样方法，可以让多片 a d 并行采样实现采样率的突破，最高实时采样率已达到4 0 g s p s 。例如，t e k t r o n i x 公司的示波器的a d c 部分里面有8 个5 g h z 采样率的a d c ( 或4 个1 0 g h z 采样率 的a d c ) 。当使用l ，2 通道作为其中一个通道时，或3 ，4 通道作为其中一个通道 时，每个通道有4 个5 g h z 的a d c 在工作( 或2 个1 0 g h z 的a d c 在工作) ，采样 率是2 0 g s p s 。如果通道l 、通道2 、通道3 、通道4 都同时打开时，采样率就会变 成1 0 g s p s ，此时每个通道分配1 0 g s p s 采样率。例如力科公司的示波器 w a v e m a s t e r 8 6 0 0 a ，其a d c 部分分辨率为8 位，用两个通道时采样率为 2 0 g s p s ，用4 个通道时采样率就降为1 0 g s p s 。另外a g i l e n t 公司的示波器 d s 0 8 0 0 0 0 a 系列，其a d c 部分分辨率为8 位，2 个通道同时用时采样率为每通道 4 0 g s p s ，4 个通道同时用时采样率为每通道2 0 g s p s t l l 】 1 3 】【1 4 】。 而目前国内工艺达不到，不具备在a d c 芯片内部实现并行采样，因此我们只 能利用目前市场上能买到的器件或申请到的样片，采用芯片外多片a d c 并行时间 交替采样来提高采样率，满足当前高速实时领域的需求。 2 1 4 高速数据的传输 在并行数据采集系统中，经过a d c 转换后的数据速率很高，这就给采样数据 的传输带来一定的困难，如何高速稳定可靠的进行数据传输成为了并行数据采集 系统设计的重点之一。然而，随着数据传输速度越来越快，对数据的抗干扰性的 要求也越来越高，传统的数据传输标准，例如r s - 4 2 2 ，r s 4 8 5 ，s c s i 等传输标准， 由于其在速度、噪声、功耗成本等方面所固有的限制越来越难以胜任高速数据采 集的设计要求【l5 。因此，并行数据采集系统一般采用差分信号技术来传输数据， 这样做具有这些优点：消除了由于高速开关切换带来的开关毛刺噪声和电磁干扰； 串扰或电磁干扰在差分信号正负两端产生的噪声大小相等、方向相反，在差分信 号的接收端将会被消除，从而将电磁干扰最小化。 目前，高速差分信号电平标准依然有很多选择，最主要的有：l v d s 、l v p e c l 、 1 0 第二章并行数据采集系统总体设计 c m l 、m l v d s 、b l v d s 。表2 1 给出了各个电平标准的各项性能比较f 1 5 】1 2 1 】 2 8 】： 表2 - 1不同差分信号标准的性能比较 电平标准工业标准最大数据输出电压摆幅功耗 传输速率 l v d s t i a e i a 6 4 4 3 1 2 5 g b p s 七| 3 5 0 m v低 l v p e c ln a 1 0 + g b p s 七| 8 0 0 m v中等高 c m ln a 1 0 + g b p s + 8 0 0 m v中等 m l 矿d st i a e i a 8 9 9 2 5 0 m b p s + | 5 5 0 m v 低 b l 矿d sn a 8 0 0 m b p s + | 5 5 0 m v低 实际应用中，需要根据不同的场合选择相应的电平标准。需要考虑的因数主 要有：所需要传输的信号带宽，传输速率，驱动能力，网络拓扑结构，功耗预算。 根据系统所需要传输数据的速率，考虑到系统的功耗，我们采用l v d s 电平标准， 下面将简单介绍下l v d s 电平标准。 l v d s ( l o w v o l t a g ed i f f e r e n t i a ls i g n a l i n g ) 是一种低摆幅的差分信号技术，摆 幅典型值为3 5 0 m v ，叠加上典型值1 2 v 的偏置电压，消耗的功耗很小，数据传输 速率高达3 1 2 5 g b p s ，是一种非常有效的电平标准。l v d s 信号传输一般由三个部 分组成：差分信号发送器，差分信号互连器，差分信号接收器。 差分信号发送器的作用是将非平衡传输的1 凡信号转换成平衡传输的l v d s 信号，由一个恒流源构成的，典型值为3 5 m a 。差分信号互连器包括联接线( 电 缆或者p c b 走线) ，终端匹配电阻。按照i e e e 规定，电阻值为1 0 0 欧。因此输入 差分信号接收器的电压就等于3 5 0 m y 。差分信号接收器的作用是将平衡传输的 l v d s 信号转换成非平衡传输的t t l 信号。 l v d s 电平标准进行信号传输具有很多优点：能保证信号传输准确和传输效 果，同时该电平标准还可应用于低压设计。其差分数据传输形式保证了信号对共 模噪声良好的抗干扰能力。l v d s 自身的电磁干扰e m i 比传统的c m o s 、t t l 以及p e c l 低。具有在输入悬空、传输线短路或接收同驱动断开的情况下，接 收机输出端为高的f a i l s a f e 特性。终端适配非常简单，通常仅需1 0 0q 的传输阻 抗和1 0 0q 的匹配电阻【1 】f 1 6 】1 2 1 】【3 3 】。这些优点都给并行数据采集系统设计带来了方 便。 电子科技大学硕士学位论文 2 2a d 技术发展与选型依据 2 2 1a d 器件的技术指标及发展趋势 并行数据采集系统的实现最重要的就是模数转换器的性能指标的突破，特别 是模数变换的两个主要指标：采样速率和采样精度( 位数) 。而这两个指标恰恰是 a d 变换器发展中的一对矛盾，所以a i ) 变换器往往是高采样速率但采样精度不 高，或是高的采样精度但采样速率不高，或是折中考虑【l l 】【l4 1 。表2 2 给出了当今 各大半导体厂商的一些最先进的a d d 变换器表。从上表可以看出，随着采样精度 的不断提高，采样率不断降低。采样精度一旦超过1 0 位，采样率出现急剧的下降： 采样精度达到2 4 位时，_ a j l ) i 公司的a d 7 7 3 8 的采样率仅能达到0 0 1 5 4 m s p s 。 表2 - 2 典型a d c 芯片主要指标 型号分辨率采样率厂商 a d c 0 8 d 30 0 083 0 g s p sn s a d c 0 8 1 5 0 081 5 g s p sn s m a x l 0 881 5 g s p sm a x i m m a x l 0 48 1 0 g s p sm a x i m m a x l9 5 8 8 1 61 0 0 m s p sm a x i m 峨8 4 k d 0 0 181 0 g s p se 2 v a t 8 4 a q 0 0 5 g 5 o g s p s e 2 v a d $ 5 4 4 41 32 5 0 m s p st i a d $ 5 5 4 6 1 41 9 0 m s p s t i a d s l 6 1 01 61 0 m s p st i a d l 2 5 0 01 25 0 0 m s p sa d i a d 9 4 6 1 1 61 3 0 m s p s a d i a d 7 6 4 11 8 2 0 m s p sa d i a d 7 7 3 82 4o 015 4 m ：s p sa d i 据不完全统计，目前分辨率为8 位的a d 器件中采样率最高的是e 2 v 公司( 原 a t m e l ) a t 8 4 a q 0 0 5 ，采样速率高达5 g s p s ，其次是n s 公司的8 位a d 器件 a d c 0 8 3 0 0 0 ，采样率可达3 g s p s 。在高精度a d 器件中，a d i 公司的a d l 2 5 0 0 是目前1 2 - - 1 6 b i t a d c 中采样率最高的型号。目前半导体业界正以每1 8 个月2 叫 1 2 第二章并行数据采集系统总体设计 倍速度提高各种不同分辨率a d 的采样率。 对于高速实时领域应用，现有的a d 转换器件还不能同时满足速度与采样位 数的要求，但很可能在近期获得满足要求的器件，同时从长远考虑，必须采取一 些措施来提高单片a d 器件难以实现的指标，研究出更高速度的数据采集系统。 目前比较流行的是采用多个a d 并联使用，采用并行时间交替采样的方案对现有 的a d 转换器依赖较小，可满足更高速率系统的要求，有利于进一步扩展。为完 成高速并行采集系统实现，显然使用高精度的a d 转换器器件实现千兆级采样率 是不现实的，我们集中精力进行分辨率8 位高速a d 转换器的研究分析。 当然本数据采集系统中关于分辨率8 位高速a d c 的拼合的研究，对于更高分 辨率包括1 0 位以上的a d c 都有积极的意义。 2 2 2 高速a d 器件的分类和结构特点 本节我们希望从a d 器件发展脉络中，梳理出对于高速加使用的技术发展 的路线，特别是以分辨率8 位高速a d 转换器件，分析其芯片内部技术特征是否 满足本高速并行数据采集系统的需求，并为后续的选型做好准备。 a d 器件按工作原理分为并行比较型、分级型、逐次逼近型、跟踪计数型、 积分型、压频转换型、型。实际上这些传统的a d 转换器可以分为积分型和 比较型两大类，积分型包括单积分型、双积分型、电荷平衡型和脉宽调制型；比 较型按大类可分为反馈比较型和非反馈比较型，前者可分为逐次近似比较型和跟 踪比较型，后者可分为串行型、并行型和改进型。一般而言，积分型a d 转换器 主要用于低速应用，反馈型用于中速应用，串行比较型和并行比较型主要用于高 速领域。 随着设计技术的发展和生产工艺的进步，现在市场上不断出现高性能的a d 转换器，其在速度和分辨率方面与以往的模数转换器相比有了极大的提高。现在 的a d 转换器在转换速度上可达到数百兆每秒，在转换精度上可以达到2 4 位以上。 目前研究的比较广泛的a d 转换器有全并行闪烁型( f l a s h ) a d 转换器、自校正a d 转换器、流水线a d 转换器、基于折叠和插值技术的a i ) 转换器、电流型转换器 和型转换器【7 】【8 】【1 7 1 。在上述转换器中，型转换器具有最高的精度，全 并行闪烁型a d 转换器具有最快的速度。全并行闪烁型w d 转换器具有最快的速 度，但是随着转换器位数的增加，所用的比较器的数目也会成几何级数增加，因 此通常采样精度不高，一般就是8 位。 电子科技大学硕士学位论文 综上所述，在门类众多的a d 器件中，我们主要集中关注流水线a d 转换器、 全并行闪烁型( f l a s h ) a d 转换器、基于折叠和插值技术的a d 转换器这三类高速 a d 转换器件。在高速a d 器件内部结构上，我们关注芯片内部是否采用了全并 行、插值、折叠以及时间交织( 并行时间交替采样) 的技术方式。 2 2 3 备选a d 芯片的性能比较及选型依据 本节将主要a d 转换器技术发展路线角度来选择模拟数字变换器。本系统要 实现6 g s p s 采样率，主要采用并行时间交替采样的技术来实现，可采用三种方式 拼合：六路1 g s p s 的a d c 拼合，四路1 5 g s p s 的a d 芯片拼合，两路3 g s p s 的 a d 芯片拼合实现。备选芯片的主要特征如表2 3 所示：表中拼合路数指的是本系 统的，并非芯片本身的拼合数；输出模式指的是a d c 芯片内部对转化的数据分配 模式。 表2 3 备选a d 芯片性能表 型号拼合数最高采样率输出模式数据格式公司 m a x l 0 46 路1 0 g s p s1 ：2p e c lm a x i m 8 4 冬d 0 0 16 路1 0 g s p s1 ：2l v d se 2 v a d c 0 8 d 1 0 0 06 路 1 o g s p s1 ：2l v d s n s a d c 0 8 1 5 0 04 路1 5 g s p s1 ：2l v d sn s m a x l 0 84 路 1 5 g s p s1 ：2l sm a x i m a d c 0 8 30 0 02 路3 o g s p sl ：4l v d sn s 从上一节我们知道，由于在并行数据采集系统中，高速稳定可靠的进行数据 传输采用l v d s 电平标准具有相对大的优势，因此本系统备选a d 芯片的数据格 式大都是l v d s 的。经过初步遴选，本文着重介绍e 2 v 公司的a t 8 4 a d 0 0 1 以及 n s 公司的a d c 0 8 1 5 0 0 芯片、a d c 0 8 3 0 0 0 芯片。 e 2 v 公司( 原a t m e l ) 的a t 8 4 a d 0 0 1