数电课本前半.doc

数字电路实验须知一、 实验目的 验证、巩固和补充本课程所学的理论知识。通过实验理论联系实际，进一步提高分析问题和解决问题的能力。 了解本课程常用仪器的基本原理，主要技术性能，并能正确使用该仪器及熟悉基本测量方法。 具有正确处理实验数据、分析实验结果、撰写实验报告的能力。培养严谨、实事求是的科学作风和爱护公共财物的优良品德。二、 实验准备实验准备包括多方面，如实验目的、要求、内容以及与实验内容有关的理论知识等都要做到心中有数，并要写好预习报告，必要时还要拟定好实验步骤，这样才算做好了实验前的准备工作。这是能否顺利完成实验，得到满意结果的很重要的一步。实验一般分为验证性实验和设计性实验两种，对于不同性质的实验，其准备工作的侧重点与要求也各不相同。验证性实验由于验证性实验的内容及实验电路都是给定的，这样实验者的主观能动性就体现不出来，往往有一种处于被动状态的感觉，因此对实验也不大感兴趣。在这种情况下，如在实验前有不认真充分准备，在实验时势必形成“照猫画虎”去做实验的现象。结果实验做完了还不清楚实验内容以及为什么要这样做实验，那么对于实验的收获就可以想象了。所以在实验前，实验者必须进行充分准备，首先弄清实验目的和要求。对于实验的结果和实验中可能出现的各种情况先作出分析和估计，一旦在实验中出现问题，也就不会出现无从下手的现象了。设计性实验除了给出实验任务外，其他如实验电路、实验器材的选定等都是由实验者自己选择完成。这样实验者就处于主导地位，能最大限度的发挥自己的主观能动性。但是在选择器件时，首先必须了解集成电路元件的使用条件和逻辑功能。同时在设计组合逻辑电路和异步时序电路时应注意防止电路出现险象；设计的电路应将电路状态置于信号电平上，而不是信号的前沿或后沿。否则，电路虽然设计出来了，但实验未必能做出来。预习报告不管是做什么内容的实验，在实验前最好都能写出预习报告。当然这与正式的实验报告也是不同的，可以简明扼要的写一些要点，而不需要按照什么格式，只要自己能看懂就行。内容以实验电路图为主，附以文字说明或必要的数据图表和可能的实验结果。三、 实验进行开始实验后，首先按照自己的实验内容及所画实验电路图，选择合适的集成电路元件，接着对所用到的器件进行逻辑功能测试，测试正确后再进行线路连接（包括信号源和显示部分）。当所有线都连接好后，就可加电进行试验。若发现电路不能完成设计的逻辑功能，就说明电路有故障，应进行检查。产生故障的原因大致有以下几个方面：电路设计错误布线错误集成电路使用不当或功能不正常连接点接触不良电源电压不符合要求等对于实验中出现的故障进行排除时要有分析地按步骤进行，否则就会眉毛胡子一把抓。倘若抱着侥幸心理乱碰，在几分钟内找不出故障所在，束手无策后，只好把连线全部拔掉。这样一来，不但浪费时间，而且即使从头开始也未必就能成功。为了使实验能顺利进行，减少出现故障的可能性，实验必须有步骤地进行。 插集成元件时应注意校准其管脚。管脚插针要直且使之与插座的行距相等，然后慢慢插入插座，以免用力过猛折断或弯曲集成元件的管脚。布线之前，要先对实验中所用的集成元件进行逻辑功能测试，这样一来就可避免在实验中因集成元件功能不正常而产生的电路故障。布线时，为了便于查找，使用的导线最好是多种颜色的，如一般电路习惯用红色导线作为电源线，黑色导线作为接地线。导线剥头裸露部分应光滑且直，一般以毫米为宜。布线时应有顺序进行，以免漏接。对于使用元件较多的大型实验，应分块进行布线，分块调试，最后进行总体连接。完成布线后要认真检查有无错误，发现错误及时排除。实验时电路置于初始状态，并用单步方式给电路输入信号，观察电路工作状态，如果电路工作不正常，也不要急于关机检查，重复多次上述步骤，仔细观察故障现象，然后再关机对观察到的现象进行分析，从而判断故障的原因、性质。正确使用逻辑笔、万用表、示波器来检查故障。四、 实验报告实验结束后要撰写实验报告，这是一种基本功的训练。通过写实验报告，汇总数据、分析和讨论问题，可以加深对基本理论的认识和理解。实验报告内容一般应包括：实验目的实验仪器、器件实验内容和步骤：包括方框图、状态图或真值表、文字说明、逻辑图 出现问题及解决方法、讨论及心得体会五、 数字集成电路使用须知TTL类电源电压范围：输出端的接法：图腾柱输出结构的输出端不得直接接电源或地，也不得互连。集电极开路门（OC门）输出端可以“线与”，使用时要外接负载电阻。三态门输出端可以“线与”，但在任何时刻只允许一个门处于工作状态。输入端的接法：不用的输入端悬空时，相当于接高电平，但容易引入干扰信号。所以一般应按逻辑功能要求妥善处理，绝对不允许悬空。如可将其直接或通过电阻接电源；也可与有用信号并接；有的则应接地。 CMOS类电源电压范围较宽，可从，一般取；不允许在不加电的情况下接入输入信号。工作时应先加电源，再加输入信号。关机时，应先撤输入信号，再断电源。多余输入端不得悬空，应根据逻辑功能要求，将其接高或低电平，也可与有用信号并接。注意：更换器件或改动接线时，必须断开电源，切勿带电操作。第一部分单元电路实验实验一逻辑门功能测试一、实验目的1. 掌握TTL逻辑门功能测试方法；2. 了解TTL与非门主要参数的测量方法；3. 熟悉数字电路实验台的使用方法。二、实验设备与器材数字电路实验台 一个双踪示波器 一部稳压电源 一部万用表 一个逻辑笔 一支74LS00、74LS04、74LS08、74LS20、74LS32、74LS86 各一片 三、实验原理与任务 实验课是培养学生独立工作和思考问题能力的重要环节，实验室为其培养这种能力提供了场所。学生在进行数字电路实验时，实验室将为其提供各种TTL器件，供学生自由选用去完成各种试验。因此在进行实验前，必须对实验所选用的器件作简单的逻辑功能测试，保证实验的顺利进行。 电路是电路的改进型，即低功耗肖特基电路。它每门功耗仅为，为普通的，而速度为，比普通快一倍。它是双极型数字集成电路中具有最佳速度功耗乘积的系列。测试门电路的逻辑功能有两种方法：静态测试法和动态测试法。下面就以74LS20为例，简单叙述逻辑门功能测试方法。 静态逻辑功能测试方法: 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否，特点是给门电路输入端加固定的高(H)低(L)电平，用示波器、万用表、逻辑笔或发光二极管测出门电路的输出响应。实验电路图如图1-1所示，实验时可将74LS20中的一个与非门的输入端A、B、C、D分别与实验台上的逻辑开关K1、K2、K3、K4相连，一个逻辑开关代表一个输入变量，开关的位置将决定输入变量的取值。与非门输出端Y与实验台上的一个发光二极管的输入端相连，Y=1时二极管发亮，Y=0时二极管不亮。实验时，拨动四个代表输入的逻辑开关来获得不同的输入变量，然后仔细观察输出端所接发光二极管的亮与灭情况，将结果填入自制表格当中。根据记录结果既可判断74LS20的逻辑功能是否正常。动态逻辑功能测试：动态逻辑功能测试适用于数字系统在运行中逻辑功能的检查。在对逻辑电路进行动态逻辑功能检查时，输入逻辑变量为串行数字信号，输出函数也为串行数字信号，再借助示波器对输入和输出信号进行比较，以此来判断电路的功能正确与否。实验时的测试电路如图1-2所示，图中74LS393是一个十六进制计数器，我们用它来产生四位串行数字信号。74LS393的输出端QA、QB、QC、QD与 74LS20的四个输入端A、BC、D相连，74LS20的输出端Y连到示波器的探头和一个发光二极管。74LS393的计数脉冲CP如果与实验台上面的20Khz的脉冲源相连，则用示波器观察结果；如果与1Hz的脉冲源相连，则用一个发光二极管来观察结果。图1-3为与非门输入输出波形图图1-2 动态逻辑功能测试与非门主要参数测试 通导电源电流ICCL通导电源电流是指所有输入端悬空，输出空载时（此时电路输出低电平）的电源电流。ICCL的大小标志着门电路的功耗PL 的大小。由于电路导通时的功耗大于电路截止时的功耗，所以手册中的规范值通常只列出 的数值。测试时输入端全部悬空，输出端空载。测试电路如图1-4（a)所示。 低电平输入电流IiL低电平输入电流又称输入短路电流，是指被测输入端接地，其余输入端悬空时由被测输入端流出的电流。它的大小直接影响前级门电路所能带动的负载个数。测试电路如图1-4（b）所示。 高电平输入电流IiH高电平输入电流又称输入交叉漏电流，是指被测输入端接高电平，其余输入端接地时流进输入端的电流。一般产品规定指标为IiH10A。测试电路如图1-4（c)所示。 扇出系数No扇出系数表示门电路能带动同类门电路的数目，它标志着门电路的负载能力。即 NOIomax/IiL其中IOMAX为VOL不大于0.35V时的灌入最大电流,IiL为与非门的短路输入电流。测试电路如图1-4（d)所示。 电压传输特性电压传输特性是反映输出电压VO与输入电压Vi之间的关系的特性曲线。从电压传输特性上可以看出输出高电平VOH、输出低电平VOL、关门电平VOFF、开门电平VON、阀值电平VT以及干扰容限等参数。测试电路如图1-4（e）所示。 输出高电平VOH 输出高电平VOH是指与非门有一个以上输入端接地或接低电平时的输出电平值。此时门电路处于截止状态。如果输出空载，VOH约为3.6V；当输出端接有拉电流负载时，VOH将下降。 输出低电平VOL输出低电平VOL是指与非门的所有输入端均接高电平时的输出电平值。此时门电路处于导通状态，如果输出空载，VOL约为0.1V；当输出接有灌电流负载时，VOL将上升。 开门电平VON开门电平VON是指输出低电平时，允许输入端输入的最低电平值。只要输入电平高于VON，与非门必定导通。通常VON1.8V。（测量时可用VON0.4V所对应的输入电平作为VON）。 关门电平VOFF关门电平VOFF是输出上升到高电平VOH所对应的输入电平值。只要输入电平 低于VOFF，与非门必定截止。通常VOFF1.0V（测量时可用VOH2.7V所对应的输入电平作为VOFF）。实际TTL电路的VON 和 VOFF 值比较接近，越接近门的抗干扰性能就越强。 阀值电平VT 阀值电平VT是指与非门的工作点处于电压传输特性中输出电平迅速变化区（转折区）中点时的输入电平值。当与非门工作于这一电平时，电路中各晶体管均处于放大状态，输入信号的微小变化引起电路状态的迅速改变。不同电路的VT值略有差异，一般在1.35V左右。 TTL与非门电压传输特性曲线如图1-4（f）所示。任务一：对74LS20、74LS86、74LS54、74LS32、74LS27等逻辑门进行功能测试。静态逻辑功能测试画出真值表，动态逻辑功能测试画出波形图，并说明所测试的门电路功能是否正确。任务二：分析与测试图1-5各电路的逻辑功能，并根据测试结果写出它们的逻辑表达式。 测试74LS20的静态参数，画出转移特性曲线。实验二 组合逻辑电路设计一、 实验目的 掌握用小规模集成电路设计组合逻辑电路的方法。 进一步熟悉和掌握集成电路功能测试方法。 学习组合逻辑电路中故障的查找、排除方法及整个电路的调试。二、 实验器材 74LS00、74LS08、74LS20、74LS32、74LS157三、 实验原理与任务 组合电路的设计就是将实际的逻辑问题用一个较合理、经济、可靠的逻辑电路来实现。组合逻辑电路的设计方法在理论课上已经讲过，这里不再重复。下面主要来进一步了解在组合逻辑电路设计完成后，如何选择小规模集成电路使设计成功实现。我们以一位二进制全加器为例来加以说明。组合逻辑电路的设计一般按以下步骤来进行：第一步：根据题目要求理解题意，画框图示意；第二步：列真值表，将实际问题过渡到逻辑形式。第三步：根据真值表写出逻辑表达式；第四步：用卡诺图简化函数；第五步：画逻辑电路图。我们关注的问题在于第五步画逻辑电路图，因为通过对第四步所得到的逻辑函数进行等价变换后，我们可以画出具有相同功能的不同形式的逻辑电路图。也就是说，最后的逻辑电路形式取决于所选用的集成电路。我们在设计过程中所遵循的原则是简单、经济、合理、可靠。例如一位二进制全加器的逻辑电路，若用与非门组成，其逻辑电路图如图所示。若将全加器的逻辑表达式稍作变化，则可以用异或门、或门和与门共同组成。其逻辑电路图如图所示。思考题：请画出用或非门组成的全加器的逻辑电路图，并且与以上两个电路图进行比较，想一想哪一个电路形式相对简单？设计好电路以后，在进行实验时，组合逻辑电路的输入端与实验台上的逻辑开关相连，输出端与实验台上的发光二极管相连。通过拨动逻辑开关输入不同的逻辑变量，观察二极管的亮与灭，将结果记录下来。如果测试结果与设计时所列真值表相符合，说明实验成功；反之则需要进一步检查。组合逻辑电路实验中产生故障的原因主要有两大类：设计错误和连线错误。在排除故障时，首先应排除设计错误，其次是连线错误。过硬的理论知识是保证设计正确的唯一途径。在实验时，如果发现各逻辑门输出完全正确，而实验结果不正确，则可以确定是设计错误。这时候你应该回头仔细看一看电路图和设计的每一步，找出问题的所在。然后再重新画电路图，连线实验。对于连线错误，则要求用逻辑笔仔细检查。检查时，从电路的输入端开始，用逻辑笔逐级逐门往输出端查找，检验每一个门的逻辑关系正确与否，从而找出问题。任务一：设计一个用于楼梯上的电灯开关控制器，楼上、楼下各装一开关，要求两开关均可控制楼梯上的灯，试设计具有这样功能的控制器。任务二：设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为： Y1：检测到输入数字能被2整除； Y2：检测到输入数字能被3整除； Y3：检测到输入数字能被5整除；任务三：设计一个8421码循环码之间的可逆转换电路。变换受一信号C控制，当C0时，作8421码循环码变换；当C1时，作循环码8421码变换。 提示：为使设计简便，可先分别设计，再加进一个转换开关电路来执行控制。转换电路可选用74LS157四位二选一数据选择器来完成。74LS157的用法可参看有关数据选择器的实验章节。四、 实验报告要求 对实验任务中各个题目，均写出设计过程，画出逻辑电路图，记录实验过程、结果，写出心得体会。实验三 编码器与译码器一、 实验目的 学习中规模集成编码器和译码器的工作原理、器件结构和使用方法； 掌握编码器和译码器的工作原理和设计方法。二、 实验器件 六反相器 片 双输入与非门 片 四输入或门 片 线译码器 片三、 实验原理与任务 编码器用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有二进制编码器、二十进制编码器、优先编码器之分。用 n 位二进制代码对 N=2n 个一般信号进行编码的电路，叫做二进制编码器。这种编码器有一个特点：任何时刻只允许输入一个有效信号（1高电平），不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束（互相排斥）的变量。将十进制数（0、1、2、3、4、5、6、7、8、9）10个信号编成二进制代码的电路叫做二十进制编码器。它的特点和二进制编码器一样，只是输出为相应的BCD码，因此也称为10线4线编码器。优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。由于编码器的电路比较复杂，所以常用集成编码器。常用的MSI优先编码器有74LS147（10线4线）、74LS148（8线3线）。 任务一：设计一个三位格雷码编码器，其编码表如表3-1。当输入为相互排斥的数，时，输出为三位格雷码。用两片74LS20实现。输入输出 译码器 表3-1 译码是编码的逆过程，它将代码的原意“译成”相应的状态信息。实现译码功能的电路称为译码器。常见的译码器有二进制译码器、二十进制译码器和显示译码器。常见的MSI译码器有24译码器、38译码器、416译码器。这些二进制译码器的应用很广，典型的应用有以下几种 实现存储系统的地址译码； 实现逻辑函数； 带使能端的译码器可用作数据分配器和脉冲分配器。常用74系列译码器有：24译码器代号为74LS13938译码器代号为74LS137（带地址锁存）、74LS138416译码器代号为74LS154二十进制译码器代号为74LS42（也叫410译码器）显示译码器代号为74LS48（也叫共阴极七段LED驱动器）、74LS47（共阳极LED 驱动器）译码器的使能端一般有两个用途：一是可以引入选通脉冲，以抑制冒险脉冲的发生；二是可以用来扩展输入变量数（功能扩展）。例如两个24译码器可以扩展成一个38译码器。任务二：用两片74LS和反相器（74LS04）设计一个线译码器，要求有使能输入端，。自拟实验步骤和表格，将测试结果填入，并画出逻辑符号。集成译码器74LS138的功能 74LS138为线译码器，其管脚如图3-1。Y0Y7为译码输出，A、B、C为地址选择端，使能端高电平有效，低电平有效。功能表如表3-2：表3-2G1G2A+G2BC B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70111111111000000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0 任务三：用74LS设计一个一致电路，当电路的三个输入端一致时，输出为，否则输出为。实验时，将接逻辑电平开关，输出接指示灯，改变的输入，检验输出的结果。 用 38译码器实现函数： F1= m(0,3,6) F2= m(1,2,3,4,5,6,) 任务四：数据分配器 数据分配则是将输入端送来的一路数字信号按着需要分配到不同的输出端去，而究竟送到那个输出端，则由选择端控制。 图3-2是一个线数据分配器，输入的数字信号接使能端，另一使能端接高电平，则输入的数字信号便可由译码器分配到不同的输出端去。地址选择端接逻辑电平开关，数据输入用低频连续脉冲，输出接指示灯，改变选择端数值，观察现象，并将结果填入表3-3中。表3-3 1-8线数据分配器实验结果输 入输 出G1G2ABCY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7010001001101010111100110111101111实验四 数据选择器一、 实验目的、掌握数据选择器的电路构成和工作原理、熟悉集成数据选择器的功能和应用二、 所需器件 四输入与非门 片 六反相器 片 二输入与非门 片 四输入或门 片 四位二选一数据选择器 1片 实验原理及任务 数据选择器又称多路选择器，是从多通道的数据中选择某一通道的数据送到输出端的器件，其逻辑功能恰好与数据分配器相反。不同型号的数据选择器除了可供选择的数据输入端不同以外，其它功能大体相似。数据选择器最基本的功能是进行数据选择，另外还可用于以下用途。1. 多路信号共用一个通道（总线）传输将多路信号送入数据选择器的各数据输入端，靠控制信号选择，使被选中的一路信号进入公共通道（总线），实现信号的采集。如图所示，以八选一为例说明了此用法的电路连接形式。2. 变并行码为串行码将欲变换的并行码送到数据选择器的信号输入端，使组件的控制信号按一定的编码顺序依次变化，则在输出端可获得串行码输出。其连接方法与图类似。3. 实现逻辑函数利用数据选择器可以实现组合逻辑函数，它直接使用函数的最小项标准式，不需要化简直接利用数据选择器实现。这里不在赘述，请大家参照教材。任务一：用（两片）和及实现的四选一数据选择器的参考电路如图，按此电路连接实现之，并将测试的结果填入功能表，画出它们的逻辑符号。测试时，数据选择端、数据输入端和使能端接逻辑电平开关，输出接指示灯。 表4-1输入输出使能端选择端SABY 集成数据选择器（选）、（选）、（双选）是较常用的数据选择器。（选）又称四位二选一数据选择器，逻辑图如图所示，内部集成了四个二选一，但是这四个二选一同时受使能端和选择端控制，不能单独工作。如果要实现两个单独的二选一功能必须使用两片。为双四选一器件，它的内部集成了两个四选一。这两个四选一可单图4-3独工作，并可级联使用组成八选一。图4-4（选）是一个单独的八选一器件，它的数据输入端比较多，所以使用起来更灵活，也更常用。下面的实验任务就是针对四选一和八选一这两种器件所设计的。实验时管脚排列图可参看图4-4，功能表参看表4-2。任务二：用双选数据选择器设计一全加器，要求列出真值表、画出电路连接图，并实验验证。用实现两个位二进制数、的比较，假定当时，表4-2 153、151真值表74LS15374LS151选择输入选通输出选择输入选通输出B AEYA2 A1 A0EQ H0 H00 0LD00 0 0LD00 0 1LD10 1LD10 1 0LD20 1 1LD31 0LD21 0 0LD41 0 1LD51 1LD31 1 0LD61 1 1LD7两选择输出，号灯亮，时，号灯亮，时，号灯亮。画出电路连接图，并实验验证。任务三： 用产生一个脉冲信号，其脉冲信号的图形如图5。 图4-5 用实现下列函数：A、F=(2,3,5,7)B、F=(0,1,2,3,7,8,9,10,11) C、F=(0,2,5,7,8,10,14,15)四、实验报告要求 写出设计过程，画出电路图，记录实验结果。实验五 计数器与译码显示一、实验目的、掌握计数器的工作原理和译码显示原理。、熟悉常用集成计数器的逻辑功能、学会用现有集成计数器组成进制计数器二、所用器件 四输入与非门 片 双触发器 片 双触发器 片 十进制计数器 片 显示译码器（驱动共阳数码管）三、实验原理及任务计数是一种最简单和最基本的运算。在各种数字系统中，往往要对脉冲的个数进行计数，以实现测量、运算与控制功能。计数器是一种时序电路，按工作方式可分为同步和异步两种。按计数方法可分为加法、减法和可逆计数器。按数制可分为二进制、十进制、和任意进制计数器。 触发器是一种具有记忆功能，可以存储二进制代码的双稳态电路，它是组成时序逻辑电路的基本单元。因此，要设计计数器少不了触发器。实验室常用的集成触发器有双D触发器74LS74和双JK触发器74LS112。 如图5-1所示，是双D触发器74LS74的管脚排列图。它是上升沿触发、带预置(SD)和清零端（RD）,预置端和清零端均为低电平有效。 双JK触发器74LS112的管脚排列图如图5-2所示。与双D触发器不同的是，74LS112是下降沿触发。 图5-1 74LS74的管脚排列图 图5-2 74LS112的管脚排列图任务一：测试双D触发器74LS74和双JK触发器74LS112 的逻辑功能，将结果画表格填写。任务二：用触发器组成四位异步二进制加法计数器：接1HZ连续脉冲，输出接发光二极管，观察灯的变化规律，画表格填写测试结果。 接20KHZ连续脉冲,用示波器观察输出波形，并记录。任务三：用双JK触发器74LS112设计一模五可逆同步计数器。用74LS157作可逆控制，脉冲接1赫兹连续脉冲，输出接发光二极管。观察并记录实验结果。集成同步计数器74LS160（异步清零）是正沿触发的同步进制加法计数器，其管脚排列图如图5-3，功能如下： （1）RD清零输入端。当RD时，立即有，而不管这时是否有正跳时钟脉冲到来，所以称之为异步清零。而同步清零必须有正跳时钟脉冲到来时才有，计数器的这些细微差别在使用时应注意。 （2）Pr送数端，当Pr且时钟脉冲上跳时， 图5-3 74LS160管脚排列图原先埋伏在输入端的数据才能经过计数器送到端输出。（3）、，计数端。当时，计数器计数，即有n+1n+1n+1n+1 =nnnn的十进制计数。 （4），进位输出端，仅当计数器的状态时，进位输出端。 BCD七段译码器的输入是一位BCD码，输出是数码管各段的驱动信号。若用它驱动共阴LED数码管，则输出应为高电平有效，相应显示段发光。反之，若驱动共阳LED数码管，则输出应为低电平有效，相应显示段发光。常用的BCD七段译码器有74LS47（共阳驱动）和74LS48（共阴驱动）。图5-4为74LS47管脚排列图和数码管引脚图。图5-4 74LS47管脚排列图和数码管引脚图任务四：（1）自拟实验步骤，验证74LS160的上述逻辑功能。注意清零端不用时应接高电平。 （2）用74LS160实现六进制计数器，输出用数码管显示。画出电路图并实验验证。实验六 同步时序电路设计一、 实验目的1 掌握同步时序电路设计的全过程2 实验验证所设计电路的逻辑功能二、 实验器材74LS0474LS7474LS86三、 实验原理与任务图6-1时同步时序电路的设计流程图。其中主要有四个步骤：确定状态转移图或状态转移表、状态化简、状态分配和确定触发器控制输入方程。故这种方法又称四步法。1 确定状态转移图或状态转移表。根据设计要求写出动作说明，列出状态转移表或画出状态转移图，这是整个逻辑设计中最难的一步。设计者必须对所要解决的问题有较深的理解，并且掌握一定的设计经文字描述状态表状态化简状态分配状态图选用触发器激励方程输出方程电 路图6-1 同步时序电路设计流程图验和技巧，才能描述出一个完整的、比较简单的状态转移图。2 状态化简状态的多少直接影响到电路的复杂程度，因而必须把可以相互合并的状态合并起来。3 状态分配这是用二进制码对状态进行编码的过程。状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响到电路的复杂程度。判别状态分配是否合理，通常看两点：一是看最后得到的逻辑图是否最简单（附加元件与连线最少）；二是看电路是否存在孤立状态。设计时总是希望电路最简单，而且所有末使用状态都是非孤立状态，因此往往需要用不同的编码进行尝试，以确定最合理的方案。4 触发器选型、确定触发器控制输入方程通常，可以根据实际所提供的触发器类型，选定一种触发器来进行设计。选定触发器后，则根据状态转换真值表和触发器的激励表作出触发器控制输入函数的卡诺图，然后求得各触发器的控制输入方程和电路。5 排除孤立状态 检查未使用状态是否孤立。如果未使用状态中有孤立状态存在，应采取措施排除，以保证电路具有自启动性能。 经过上述设计过程，画出电路图，最后还必须用实验方法对电路的逻辑功能进行验证，如发现问题，再作必要的修改。 同步时序电路是时序电路的一种，其触发器状态更新与时钟脉冲同步。在设计同步时序电路时还必须注意：应尽量采用同一类型的触发器。如果电路中采用了两种或两种以上类型的触发器，各触发器对时钟脉冲的要求与响应应当一致。实验任务：设计一个七位巴克码检测电路。该时序电路输入为一串行信号，当输入序列中出现七位巴克码信号时，在七位巴克码信号的最后一个码元位置输出一个码元宽度的逻辑1，否则输出为逻辑0。该时序电路的逻辑功能（输入输出波形的时序关系）也可由图6-2来示。用示波器观察输入与输出波形，记录实验结果。图6-3为七位巴克码产生电路。它就是一个n= 3的m序列产生器。实验时可先连接该电路，获得七位巴克码输入信号。四、 实验报告要求1 写出电路设计过程。2 记录实验结果，画出各种波形。实验七 D/A 变换一、 实验目的1 熟悉D-A变换的一般工作原理。2 熟悉D-A变换器0832的使用。二、 工作原理D/A变换器是将输入的数字信息变换为与此数值成正比的电压或电流。这种数字信息可以使用多种编码形式，例如BCD码、2的补码、一般的二进制码。一个二进制数是由各位代码组合起来，每一位代码都有一定的权，为了将数字量变换成模拟量，应将每一位代码按权变换成相应的模拟量，然后将模拟量相加，其总和就是与数字量成正比的模拟量，从而完成了D/A变化。例如，二进制数1001，最高位代码1应变为123=8份模拟量，中间两个代码0，变换的模的模拟量为0，最低位代码1应换为120=1份模拟量，总和为9份模拟量。为了完成上述D/A变换，需要使用解码网络。解码网络的主要形式有两种：二进制加权电阻网络和梯形网络。（一） 二进制加权电阻网络用加权电阻网络构成的DAC如图7-1所示。图中运算放大器可以看成是一个具有很大开环增益K，和一定输入、输出阻抗的线性放大器。它有两个输入端和一个输出端。信号从反相输入端输入，Rf为反馈电阻，由于放大器的开环增益很大，信号经过放大后再经过Rf反馈到输入端，使输入端的电压变化很小，接近于零（即虚地）。在这种情况下，输入电压V就近似等于反馈电阻Rf上电压降的负值。 VB-VO=IRf而 VB0 VO=-IRf由于VB趋近于零，所以Ii0。全部输入电流流入反馈电阻Rf。所以 If=I0+I1+I2+I3+I4图中各电阻值为：R0=R/20=RR1=R/21=R/2R2=R/22=R/4R3=R/23=R/8如果开关都接至基准电压VREF，则相应的电流为：I0=VREF/R0=20(VREF/R)I1=VREF/R1=21(VREF/R)I2=VREF/R2=22(VREF/R)I3=VREF/R3=23(VREF/R)如果开关接地，则相应的电流为零。若用一个4位二进制数B= bb3b2b1b0来控制并表示开关的状态，则总电流为： IS=B(VREF/R) 输出电压VO为： VO=-If Rf=-B(VREFRf/R)若取R=Rf，则 VO = -BVREF可见，如果一个数字信息B则通过上述变换器可将其变换成与B成正比的模拟电压量VO。通过上式还可看出其输出电压不仅与二进制数B成正比，而且与基准电源电压VREF成正比，即VREF越大，则VO也越大。（二） 梯型网络权电阻网络的缺点是电阻的阻值种类很多，当转换位数较多时，阻值的变化范围很宽，使得难以准确选择。采用T型网络可适当解决这个问题。T型网络只有两种电阻R和2R。如图7-2所示为4位T型网络。无论从哪个节点看进支（向右看）的电阻都是2R，因此每个2R支路的电流自左向右以1/2系数逐渐递减。同样用一个4位二进制数B=bb3b2b1b0来控制这些开关的状态。可得：IOUT1=B(VREF/16R)IOUT2= B(VREF/16R)即 IOUT1 与二进制数B成正比，IOUT2与二进制数B的反码成反比。 这种示例可以推广到n位T型网络。 下面介绍一种D/A变换器DAC0832的结构和使用方法。1. 芯片的框图和引脚：DAC0832是用CMOS工艺制成的单片式八位数模转换器，采用20只引脚双列直插式封装。它可直接与Z80、8085、8080、8084等流行的微处理器直接接口。其框图和引脚如图7-3所示。由框图中可见，它是由两个八位寄存器（输入寄存器和DAC寄存器）和一个八位数模转换器组成。由于采用了两个寄存器，可以进行两次缓冲操作，使该器件的操作具有了更大的灵活性。例如，它在输出对应于某一数字信息的模拟量时，便可以采集下一个数据。又如在多个转换器同时工作的情况下，输入信息可以不同时输入，但输出却可以是同时的。各引脚的含义：CS:片选输入，低电平有效。它与ILE信号合起来共同控制WR1是否起作用。ILE:输入寄存器允许信号。高电平有效。WR1:写信号1输入，低电平有效。用来将数据总线的数据输入锁存于输入寄存器中，WR1有效时，必须使CS与ILE同时有效。XFER:传送控制信号输入。低电平有效，用来控制WR2。WR2:写信号2输入，低电平有效。用来将锁存于输入寄存器的数字传送到8位D/A寄存器锁存起来，此时应由XFER有效。DI0DI7:数据输入。DI0是最低位，是最高位。IOUT1:DAC输出电流1。当输入数字为全1时，电流最大；为全0时电流值最小。IOUT2:DAC输出电流2。IOUT1+IOUT2=VREF/R(1-1/256)=常数Rfb:反馈电阻。由于片内具有反馈电阻，故可以与外接运算放大器的输出端短接。VREF:基准电压输入。通过它将外加高精度电压源接至梯形电阻网络。它的电压范围为：-10到+10伏。也可以接至其他D/A变换器的电压输出端。 Vcc:电源输入端。其值可以为+5到+15伏，最好工作在+15伏。AGND:模拟地。通常接到数字地。DGND:数字地。使用DAC0832时应注意：由于芯片由CMOS工艺制成，故要防止静电荷引起的破坏，所有未用的数字量输入端应与Vcc或地短接。如果悬空，DAC将识别为1。2主要性能指标电流稳定时间：1s分辨率：8位线性误差：0.20% 差分非线性渡：0.4%可以使用双缓冲、单缓冲、直通输入三种操作方式。逻辑输入与TTL兼容。低功损耗：20mW单电源：5-15VDC任务一：按图7-4连接电路。改变DAC0832输入数据，将测得的输出电流IOUT1填入表7-1中。任务二：按图7-5连接电路。改变DAC0832输入数据，将测得的输出电压填入表7-1中。任务三：设计一个电路，利用DAC0832产生一个阶梯波信号。表7-1数据输入输出K8K7K6K5K4K3K2K1Iout1Vout000000000000000100000010000001000000100000010000001000000100000010000000三、 实验报告记录、分析实验结果；画出所设计的电路及产生的波形。实验八 AD 变换一、 实验目的1 熟悉A-D变换的一般工作原理。2 熟悉A-D变换器ADC0809的使用。二、 实验原理进行A/D变换的原理很多，较为流行的有三种：逐次近似法、直接比较法和积分法。下面就前两种作简单介绍。逐次近似法：它的转换速度比较快，通常在几到上百位秒之间，但是比直接比较法要慢。图8-1示出了原理性电路 。其主要原理为，将一待求的模拟输入信号与“推测”的信号相比较，跟据推测信号是大于还是小于输入信号来决定减小还是增大该推测信号，以便向模拟输入信号逼近。推测信号由D/A变换器的输出获得，当推测信号与模拟属于信号“相等”时，向D/A变换器输入的数字几位对应与模拟输入的数字。 现在介绍其“推测”的算法。它是二进制计数器中的二进制数的每一位从高位开始依次置1。当每接一位时，都要进行测试。若模拟输入信号小于推测信号，这比较器输出为零并使改位置零；否则比较器的输出为1，并使该为保持1。无论哪种情况，均应继续比较下一位，直到最末位为止。此时/A变换器的数字输入即为对应于模拟输入信号的数字量，将此数字输出，即完成其A/D变换过程。直接比较法：图8-2直接比较法直接比较法的优点是速度最高，变换时间可达20ns，但缺点是难于达致到较高的分辨率。若要求达到较高的分辨率，则其成本将按指数函数上升。直接比较法也就是并行比较法，是把被转换的模拟电压同时加到2n-1个模拟电压比较器，与一系列基准电压同时进行比较，若被转换电压比哪一位基准电压大，相应位的比较器输出为1，否则输出为0。然后对所得数字状态进行编码，变换为二进制代码，就得到数字量输出。图8-2为一种2位数字输出的变换器的原理图。2位二进制数可表示0-3的四个模拟量，故将基准电压VREF分为四个量化电位，用3个电压比较器，每个比较器的一个输入端接模拟输入电压，另一输入端接标准量化电位。如果输入电压为0.6VREF,则比较器1、2的输出为1，输出数字为10。下面介绍A/D变换器ADC0809芯片。ADC0809是采用CMOS工艺制成的8位8通道A/D变换器芯