计算机电路基础复习题

1、1、对于某一支路电流的参考方向 。A. 可以任意设定B. 必须与电流实际方向一致C. 要根据其它电流参考方向设定D. 只能按顺时针方向设定2、如图，已知E=5V，R=10，I=1A，则电压U=（ ）V。A 、15 B、5 C、5 D、103、稳压二极管是利用PN结的 特性，来实现稳定电压作用的。A. 正向导通B. 反向截止C. 反向击穿D. 温度特性4、三极管当发射结和集电结都正偏时工作于（ ）状态。 A. 放大 B. 截止 C. 饱和 D. 无法确定下图所示为三极管的输出特性。该管在UCE=6V，IC=3 mA处电流放大倍数为 。 A、60 B、80 C、100 D、10当晶体三极管的发射结

2、和集电结都反偏时，则晶体三极管的集电极电流将A、增大 B、减少 C、反向 D、几乎为零对放大电路中的三极管进行测量，各极对地电压分别为UB=2.7V，UE=2V，UC=6V，则该管工作在 。 A、放大区 B、饱和区 C、截止区 D、无法确定 某单管共射放大电路在处于放大状态时，三个电极A、B、C对地的电位分别是UA=2.3V，UB=3V，UC=0V，则此三极管一定是 A、PNP硅管 B、NPN硅管 C、PNP锗管 D、NPN锗管 电路如图所示，该管工作在 。 A、放大区 B、饱和区 C、截止区 D、无法确定测得三极管IB=30A时，IC = 2.4mA ；IB=40A时，IC = 1mA，则该

3、管的交流电流放大系数为 。 A、80 B、60 C、75 D、100用直流电压表测得放大电路中某晶体管电极1、2、3的电位各为 V1=2V，V2=6V，V3=2.7V，则 。 A、1为e 2为b 3为c B、1为e 3为b 2为c C、2为e 1为b 3为c D、3为e 1为b 2为c晶体管共发射极输出特性常用一族曲线表示，其中每一条曲线对应一个特定的 。 A、iC B、uCE C、iB D、iE 16、(2-1，低)某晶体管的发射极电流等于1 mA，基极电流等于20A，则它的集电极电流等于 A、0.98 mA B、1.02 mA C、0.8 mA D、1.2 mA三极管各个极的电位如下，处于

4、放大状态的三极管是 。 A、VB = 0.7 V，VE = 0 V，VC = 0.3 V B、VB = - 6.7 V，VE = - 7.4 V，VC = - 4 V C、VB = -3 V，VE = 0 V，VC = 6 V D、VB = 2.7 V，VE = 2 V，VC = 2 V某放大器由三级组成，已知每级电压放大倍数为KV，则总放大倍数为 。 A、3KV B、（KV）3 C、（KV）3/3 D、KV 一个三级放大器，各级放大电路的输入阻抗分别为Ri1=1M，Ri2=100K，Ri3=200K，则此多级放大电路的输入阻抗为 。 A、1M B、100K C、200K D、1.3K 选用差

5、分放大电路的原因是 。 A、克服温漂 B、提高输入电阻 C、稳定放大倍数 D、提高放大倍数差动放大器抑制零点漂移的效果取决于 。 A、两个晶体管的静态工作点 B、两个晶体管的对称程度 C、各个晶体管的零点漂移 D、两个晶体管的放大倍数 38差动放大电路的作用是 。 A、放大差模 B、放大共模 C、抑制共模 D、抑制共模，又放大差模差动放大电路中当UI1=300mV，UI2=-200mV，分解为共模输入信号 UIC= d mV，差模输入信号UID= a mV。 A、500 B、100 C、250 D、50多级放大器前级输出电阻，可看成后级的 。 A、信号源内阻 B、输入电阻 C、电压负载 D、电

6、流负载在输入量不变的情况下,若引入的是负反馈,则以下说法正确的是 。 A、输入电阻增大 B、输出量增大 C、净输入量增大 D、净输入量减小 48、(2-3，低)为了实现稳定静态工作点的目的，应采用 。 A、交流正反馈 B、交流负反馈 C、直流正反馈 D、直流负反馈关于理想运算放大器的错误叙述是（ ）。 A 输入阻抗为零，输出阻抗也为零； B输入信号为零时，输出处于零电位； C频带宽度从零到无穷大； D开环电压放大倍数无穷大在差动电路中，若单端输入的差模输入电压为20V，则其共模输入电压为（ ）。 A. 40V B. 20V C. 10V D. 5V1、理想运放的两个重要结论是（ &#

7、160;    ）   A 虚断VI+=VI-，虚短i I+=iI-   B  虚断VI+=VI-=0， i I+=iI-=0     C虚断VI+=VI-=0，虚短i I+=iI-     D 虚断i I+=iI-=0，虚短VI+=VI- 2、对于运算关系为V0=10VI的运算放大电路是（ 

8、60;    ） A 反相比例运算电路      B  同相比例运算电路    C  电压跟随器   D  加法运算电路 3、电压跟随器，其输出电压为V0=1，则输入电压为（     ） A   VI    &

9、#160;                B    - VI                  C   1      &

10、#160;      D   -1同相输入电路，R1=10K,Rf=100K，输入电压VI为10mv，输出电压V0为 （ ） A -100 mv B 100 mv C 10 mv D -10 mv 5、加法器，R1= Rf=R2=R3=10K, 输入电压V1=10 mv ，V2=20 mv ， V3=30 mv，则输出电压为（ ） A 60 mv B 100 mv C 10 mv D -60 mv 6、反相输入电路，R1=10K,Rf=100K，则放大倍数AVf为（ ） A 10 B 100 C -10

11、D -100 电流并联负反馈可以使输入电阻（         ）输出电阻（           ） A   增大，减小                    &

12、#160;            B  增大，增大  C   减小，减小                     D   减小，增大如图1-2所示的电路中，A点电位为多少

13、？ （A）6V （B）0V （C）3V （D）-6V试回答在下列几种情况下，应分别采用哪种类型的滤波电路？1.有用信号频率为10Hz。（） 2.有用信号频率低于1000Hz。（） 3.希望抑制50Hz交流电源的干扰。（） 4.希望抑制2kHz以下的信号。（）（从a.低通,b.高通,c.带通,d.带阻四种滤波电路名称中选择一种填写在各小题后的括号中） 1使用差动放大电路的目的是为了提高（ ）。A输入电阻 B电压放大倍数 C抑制零点漂移能力 D电流放大倍数2差动放大器抑制零点漂移的效果取决于（ ）。 A两个晶体管的静态工作点 B两个晶体管的对称程度 C各个晶

14、体管的零点漂移 D两个晶体管的放大倍数3差模输入信号是两个输入信号的（ ），共模输入信号是两个输入信号的（ ）。 A 和 B 差 C 比值 D 平均值4电路的差模放大倍数越大表示（ ），共模抑制比越大表示（ ）。 A有用信号的放大倍数越大 B共模信号的放大倍数越大 C抑制共模信号和温漂的能力越强5差动放大电路的作用是（ ）。 A放大差模 B放大共模 C抑制共模 D抑制共模，又放大差模6差动放大电路由双端输入变为单端输入，差模电压增益是（ ）。 A增加一倍 B为双端输入的1/2 C不变 D不定7差动放大电路中当UI1=300mV，UI2=-200mV，分解为共模输入信号UIC=（ ）mV，差模输

15、入信号UID=（ ）mV。 A500 B100 C250 D508在相同条件下，阻容耦合放大电路的零点漂移（ ）。 A比直接耦合电路大 B比直接耦合电路小 C与直接耦合电路相同9差动放大电路由双端输出改为单端输出，共模抑制比KCMRR减小的原因是（ ）。 A AUD不变，AUC增大 B AUD减小，AUC不变C AUD减小，AUC增大 D AUD增大，AUC减小1直流放大器中的级间耦合通常采用（ C ） （A）阻容耦合 （B）变压器耦合 （C）直接耦合 （D）电感抽头耦合 2差分放大电路的作用是（ A ） （A） 放大差模信号，抑制共模信号 （B） 放大共模信号，抑制差模信号 （C） 放大差模

16、信号和共模信号 (D) 差模信号和共模信号都不放大 3集成运放输入级一般采用的电路是（A ） （A）差分放大电路 （B）射极输出电路 （C）共基极电路 （D）电流串联负反馈电路 4典型差动放大电路的射极电阻Re对（ ）有抑制作用。 （A）差模信号 （B）共模信号 （C）差模信号与共模信号 （D）差模信号与共模信号都没有 5集成运放有（ C ）。 （A）一个输入端、一个输出端 （B）一个输入端、二个输出端 （C）二个输入端、一个输出端 （D）二个输入端、二个输出端 6电路如图所示，这是一个（ C ）差动放大电路。 （A） 双端输入、双端输出 （B） 双端输入、单端输出 （C） 单端输入、双端输出

17、 （D） 单端输入、单端输出1、十进制数1000对应二进制数为_，对应十六进制数为_。 A： 1111101010  1111101000  1111101100  1111101110 B： 3C8  3D8  3E8   3F8 2、十进制小数为0.96875对应的二进制数为_，对应的十六进制数为_。 A： 0.11111  0.111101  0.11

18、1111  0.1111111 B： 0.FC  0.F8  0.F2   0.F1 3、二进制的1000001相当十进制的_，二进制的100.001可以表示为_。 A： 62  63  64   65 B： 23+23  22+22  23+22   22+23 4、 十进制的100相当

19、于二进制_。  1000000  1100000  1100100  1101000 5、八进制的100化为十进制为_，十六进制的100化为十进制为_。 A： 80  72  64   56 B： 160  180  230   256 6、在答案群所给出的关系式中正确的为_，在给出的等式中不正确的为_。 A

20、： 0.1112<0.7510  0.78>0.C16  0.610>0.AB16  0.1012<0.A16 B： 0.87510=0.E16  0.748=0.937510  0.1012=0.A16  0.3116=0.1418 7、十六进制数FFF.CH相当十进制数_。 A： 4096.3  4096.25  4096.75  4095

21、.75 8、2005年可以表示为_ 年；而37308年是指_ 年。A： 7C5H  6C5H  7D5H  5D5H B： 200010  200210  200610  200810 9、二进制数10000.00001可以表示为_；将其转换成八进制数为_；将其转换成十六进制数为_。 A： 25+25  24+24  25+24 

22、0;24+25 B： 20.02  02.01  01.01  02.02 C： 10.10  01.01  01.04  10.08 10、 对于不同数制之间关系的描述，正确的描述为_。  任意的二进制有限小数，必定也是十进制有限小数。  任意的八进制有限小数，未必也是二进制有限小数。  任意的十六进制有限小数，不一定是十进制有限小数。 

23、0;任意的十进制有限小数，必然也是八进制有限小数。 11、二进制整数1111111111转换为十进制数为_，二进制小数0.111111转换成十进制数为_。 A： 1021  1023  1024  1027 B： 0.9375  0.96875  0.984375  0.9921875 12、 十进制的160.5相当十六进制的_，十六进制的10.8相当十进制的_。将二进制的0.100111001表示为十六进

24、制为_，将十六进制的100.001表示为二进制为_。 A： 100.5  10.5  10.8   A0.8 B： 16.8  10.5  16.5   16.4 C： 0.139  0.9C1  0.9C4  0.9C8 D： 28+28  28+29  28+210 

25、; 28+212 一、选择题（每题5分，共10题，总分50分）1、组合逻辑电路产生竞争冒险的可能情况是A.2个信号同时由01B. 2个信号同时由10C. 1个信号为0，另1个由01D. 1个信号为01，另1个由102、若在编码器中有50个编码对象，则要求输出二进制代码位数为A. 5B、6C、10D、503、一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。A.1B.2C.4D.164、一个8选一数据选择器的数据输入端有（ ）个A、8B、2C、3D、45、在下列逻辑电路中，不是组合逻辑电路的有（ ）。A、译码器B、编码器C、全加器D、寄存器6、101键盘的编码器

26、输出（）位二进制代码A. B. 6C. 7D. 87、以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A.二进制译码器B、加法器C、数值比较器D、七段显示译码器8、组合逻辑电路在电路结构上的特点下列不正确的是（）A、在结构上只能由各种门电路组成B、电路中不包含记忆（存储）元件<C、有输入到输出的通路D、有输出到输入的反馈回路9、n个变量可以构成（ ）个最小项。A、nB、2C、2nD、2n-110、标准与或式是由（ ）构成的逻辑表达式。A、与项相或B、最小项相或C、最大项相与D、或项相与1下列表达式中不存在竞争冒险的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB

27、 D.Y=(A+)A2若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 A.1 B.2 C.4 D.164.下列各函数等式中无冒险现象的函数式有 。 A. B. C. D. E.5函数，当变量的取值为 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=06四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。A. B. C. D.7.一个8选一数据选择器的数据输入端有 个。A.1 B.2 C.3 D.4 E.88在

28、下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器9八路数据分配器，其地址输入端有 个。A.1 B.2 C.3 D.4 E.810组合逻辑电路消除竞争冒险的方法有 。A. 修改逻辑设计 B.在输出端接入滤波电容C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰11101键盘的编码器输出 位二进制代码。A.2 B.6 C.7 D.812用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=013以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。A.二进制

29、译码器 B.数据选择器 C.数值比较器 D.七段显示译码器14用四选一数据选择器实现函数Y=，应使 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=015用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 。A.用与非门，Y= B.用与门，Y=C.用或门，Y= D.用或门，Y=1.N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N2在下列触发器中，没有约束条件的是 。 A.主从JK B.主从D C.同步RS D.边沿D 3一个触发器可记录一位二进制代

30、码，它有 个稳态。A.0 B.1 C.2 D.3 4存储8位二进制信息要 个触发器。A.2 B.3 C.4 D.85对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.6对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.7对于D触发器，欲使Qn+1=Qn，应使输入D= 。A.0 B.1 C.Q D.8对于JK触发器，若J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T9欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输端 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=

31、Q,K=0 10欲使JK触发器按Qn+1=n工作，可使JK触发器的输端 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 11欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 12欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 13欲使D触发器按Qn+1=n工作，应使输入D= 。A.0 B.1 C.Q D.14下列触发器中，克服了空翻现象的有 。A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主

32、从JK触发器15下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器16描述触发器的逻辑功能的方法有 。A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图17为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=18.边沿式D触发器是一种 稳态电路。A.无 B.单 C.双 D.多1同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。2把一个五进制计数器与一个四进制计数器串联可得到 进制计数器

33、。 A.4 B.5 C.9 D.203下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器4. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N5. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N6五个D触发器构成环形计数器，其计数长度为 。A.5 B.10 C.25 D.327同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关8一位8421BCD码计数器至少需要 个触发器。A.3

34、 B.4 C.5 D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。A.2 B.3 C.4 D.8108位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.811用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。A.2 B.6 C.7 D.8 E.1012某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 个触发器。A.10 B.60 C.525 D.3150013某移位寄存器的时钟脉冲频率为100KH

35、Z，欲将存放在该寄存器中的数左移8位，完成该操作需要 时间。A.10S B.80S C.100S D.800ms14.若用JK触发器来实现特性方程为，则JK端的方程为 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。A.3 B.4 C.5 D.1016若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。A.2 B.3 C.4 D.1010组合逻辑电路中的冒险是由于 引起的。A电路未达到最简 B电路有多个输出C电路中的时延 D逻辑门类型不同11用取样法消除

36、两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A在输出级加正取样脉冲 B在输入级加正取样脉冲C在输出级加负取样脉冲 D在输入级加负取样脉冲12当二输入与非门输入为 变化时，输出可能有竞争冒险。A0110 B0010 C1011 D110113译码器74HC138的使能端取值为 时，处于允许译码状态。A011 B100 C101 D01014数据分配器和 有着相同的基本电路结构形式。A加法器 B编码器 C数据选择器 D译码器15在二进制译码器中，若输入有4位代码，则输出有 个信号。A2 B4 C8 D1616比较两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F

37、表达式是 。 A B C D17集成4位数值比较器74LS85级联输入IAB、IA=B、IAB分别接001，当输入二个相等的4位数据时，输出FAB、FA=B、FAB分别为 。A010 B001 C100 D01118实现两个四位二进制数相乘的组合电路，应有 个输出函数。A 8 B9 C10 D11 19设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。A2 B3 C4 D520在图T3.20中，能实现函数的电路为 。（a） （b） （c）图T3.20A电路 （a） B电路（b） C电路（c） D都不是1DRAM2164（64K×1）外部引脚有（）。A.16条地址

38、线、2条数据线 B.8条地址线、1条数据线 C.16条地址线、1条数据线D.8条地址线、2条数据线分析：从芯片容量（64K×1B）来看，有64K个编址单元，应有16条地址线（216=64K）。但DRAM芯片集成度高、容量大、引脚数量不够，一般输入地址线采用分时复用锁存方式，即将地址信号分成二组、共用一组线，分两次送入片内。而2164却有二条数据线，一条作为输入，一条作为输出。答案：D28086能寻址内存贮器的最大地址范围为（）。A.64KB B.512KB C.1MB D.16KB分析：8086有20条地址总线A0A19，它可以表示220=1M个不同的状态。答案：C3若用1K×4的芯片组成2K×8的RAM，需要（）片。A.2片 B.16片 C.4片 D.8片分析：2片（1K×4）一组构成1K×8的RAM，所以需要4片。答案：C4某计算机的字长是32位，它的存储容量是6