第7章FPGA和DSP(2课时)

1、嵌入式系统与应用王浩 副教授中南大学信息科学与工程学院可编程逻辑器件FPGA2主要内容 什么是FPGA FPGA的典型应用 FPGA器件基本结构 FPGA电路设计与程序设计 FPGA设计流程 其它3什么是FPGA Field Programmable Gate Array 现场可编程门阵列 可编程修改的集成电路芯片 门数介于低端的分立元件和高端的ASIC之间 输入和输出的逻辑关系可以编程更改Part146什么是FPGAPart19Xilinx 简介 赛灵思公司（Xilinx）在半导体行业中增长最快的领域之一 可编程逻辑器件（PLD）市场中雄居领先地位。根据iSuppli 的数据，2014 年赛

2、灵思公司占有可编程逻辑器件市场超过一半以上的份额。在范围更大的价值660 多亿美元的ASIC 市场中，赛灵思是全球第二大供应商。赛灵思公司在全球拥有7500 多家客户和每年5万多个新设计。如今，赛灵思公司在全球有近3,000 名员工。公司近半数的工程师致力于软件开发。Part1XILINX器件选择 v 高端：Virtex系列，高速高性能。v 高性价比：Spartan系列，兼顾性能和成本，在降低成本的基础上性能优越。v 低成本：XC系列，成本低，入门级。FPGA器件的性能特点：(1) 采用SRAM编程技术，具有高密度、高速度、高可靠性和低功耗的特性。(2) 提供丰富的I/O端数和触发器，集成度远

3、远高于PAL和GAL器件。(3) FPGA器件结构灵活，内部的各种资源（CLB、IOB和ICR）均可以编程，可以实现多个变量的任意逻辑。FPGA器件的性能特点：(4)某些器件提供片内高速RAM，可用于FIFO等设计。(5)使用FPGA器件时需要进行数据配置，断电后，配置数据自动丢失。(6)内部时延与器件结构和逻辑连接有关，传输时延不可预测。14主要内容 什么是FPGA FPGA的典型应用 FPGA器件基本结构 电路设计与程序设计 FPGA设计流程 其它18主要内容 什么是FPGA FPGA的典型应用 FPGA器件基本结构* FPGA电路设计与程序设计 FPGA设计流程 其它表8-4-1 XC4

4、000系列器件主要特征 FPGA一般是由以下四部分组成： 一、可配置逻辑模块 CLB(Configutable Logic Blocks) 二、输入/输出模块 IOB(Input/Output Blocks) 三、互连资源 ICR (Interconnect Capital Resource) （含可编程开关矩阵） 四、一个用于存放编程数据的静态存储器SRAM。 FPGA组成图 XC4000系列FPGA基本结构CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB可编程开关矩阵可编程输入/输出模块IOB互连资源ICR可配置逻辑模块CLBFPGA器件基本

5、结构器件基本结构1. IOB提供内部逻辑阵列与外部引出线之间的编程接口；2. I C R 经 编 程 实 现C L B 与 C L B 以 及CLB与IOB之间的互连。可配置逻辑模块（可配置逻辑模块（CLB）每个CLB由4个触发器（C）、两个独立的4输入组合逻辑函数发生器（F、G）和由数据选择器组成的内部控制电路（K）构成。CLB有13个输入和4个输出，输入与输出可与CLB周围的互连资源相连，如图所示。两个组合逻辑函数发生器F和G为查找表结构。其工作原理类似于用ROM实现多种逻辑函数 ，F 和 G 的 输 入等效于R O M 的 地 址 码 ， 通 过 查 找ROM中的地址表，即可得到相应的组

6、合逻辑函数输出。图 CLB与互连资源互连关系开关矩阵开关矩阵开关矩阵开关矩阵F4 C4 G4YoutYG3C3F3G2C2F2XoutG1C1KF1X互连资源FPGA 的IOB结构C11DQ触发器C11DQ触发锁存器延时摆率控制上拉/下拉电阻VCC输出缓冲器输入缓冲器OE输出输出时钟I1I2输入时钟I/O可编程I/O模块（IOB）FPGA IOB由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，每个IOB控制一个外部引出端（管脚）。可编程内部互连资源（可编程内部互连资源（ICR）ICR由纵横分布在CLB阵列之间的金属线网络金属线网络和位于纵横线交叉点上的可编程开关矩阵可编程开关矩阵组

7、成。FPGA使用的是分层连线资源结构，根据应用的不同，ICR一般提供3种连接结构，即通用单通用单/双长线连接双长线连接、长线连接长线连接和全全局连接局连接。通用单通用单/双长线连接双长线连接主要用于CLB之间的连接，任意两点间的连接都要通过开任意两点间的连接都要通过开关矩阵。关矩阵。它提供了相邻CLB之间的快速互连和复杂互连的灵活性，但传输信号每通过一个可编程开关矩阵，就增加一次时延。因此，FPGA内部时延与器件结构和逻辑布线有关，它的信号传输时延不可确定时延不可确定。图 通用单/双长线连接结构F4 C4 G4 YQYG3C3F3G2C2F2XQG1C1KF1X开关矩阵开关矩阵开关矩阵开关矩阵

8、CLBCLBCLBCLB开关矩阵(a)(b)CLB通用单长线连接结构通用单长线相邻的通用单长线通用双长线连接结构通用双长线通用双长线可连接两个非相邻的CLB图 通用单/双长线连接结构(c)(d)PSMPSMPSMPSMCLBCLB2CLBCLB3CLBCLBCLB4CLB1CLB双长线单长线可编程开关矩阵每个开关矩阵的连线点上有5个选通晶体管通用单/双长线连接结构通用单长线连接相邻CLB通用双长线连接非相邻CLB可编程开关矩阵的结构2.长线连接长线连接在通用单/双长线的旁边还有3条从阵列的一头连到另一头的线段，称为水平长线和垂直长线水平长线和垂直长线。这些长线不经过可编程开关矩阵，信号延时时间

9、小，长线主要用于长距离或多分支信号的传送长距离或多分支信号的传送。3. 全局连接全局连接8条全局线贯穿条全局线贯穿FPGA器件器件，可达到每个CLB。全局连接主要用于传送一些公共信号，如全局时钟信号、公用控制信号。27主要内容 什么是FPGA FPGA的典型应用 FPGA器件基本结构 FPGA电路设计与程序设计 FPGA设计流程 其它28FPGA电路设计 两种设计方法 图形设计方法 放置可用资源元件（布局） 连接元件（布线） HDL描述 时钟、条件、操作 逻辑运算、连接Part230HDL语言概述 HDL是Hardware Description Language 的缩写 为硬件仿真的目的而设

10、计的语言 需要能够描述电路的事件、行为 沿用程序设计语言不是总能解决问题 总线周期局限，如何描述小于总线周期的信号 难以描述电路事件，并发，连接Part2HDL语言概述 将设计用HDL描述出来，EDA工具将这些HDL代码转换为物理实现（综合） 使用HDL对设计进行仿真、验证等 ABEL 这是一种早期的硬件描述语言。支持逻辑电路这是一种早期的硬件描述语言。支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状的多种表达形式，其中包括逻辑方程，真值表和状态图。态图。 ABEL语言从早期可编程逻辑器件（语言从早期可编程逻辑器件（PLD）的设计中发展而来，早期的设计中发展而来，早期ABEL-HDL被

11、广泛用于被广泛用于各种可编程逻辑器件的逻辑功能设计。如各种可编程逻辑器件的逻辑功能设计。如GAL 、Lattice isp EXPERT，Xilinx的的Foundtion和和Webpack等等EDA软件中。从长远来看，软件中。从长远来看，ABEL-HDL只会在较小的范围内继续存在。只会在较小的范围内继续存在。 AHDL ALTERA公司发明的公司发明的HDL， ALTERA公司企业标准。特点是非常易学易用，学公司企业标准。特点是非常易学易用，学过高级语言的人可以在很短的时间（如几过高级语言的人可以在很短的时间（如几周）内掌握周）内掌握AHDL。 缺点缺点 ：移植性不好，通常只用于：移植性不好

12、，通常只用于ALTERA自己的开发系统。自己的开发系统。Verilog Verilog HDL就是在应用最广泛的就是在应用最广泛的C语言的语言的基础上发展起来的一种硬件描述语言。基础上发展起来的一种硬件描述语言。1990年年CADENCE公司公开发表了公司公开发表了Verilog HDL,并成并成立立LVI组织以促进组织以促进Verilog HDL成为成为IEEE标准，标准，即即IEEE Standard 1364-1995。 特点：特点： 1、语法自由、语法自由 2、国内资料相对较少、国内资料相对较少 3、IC设计中，设计中，90%的公司使用的公司使用 4、利用、利用EDA工具进行逻辑综合和

13、优化工具进行逻辑综合和优化 VHDL 全称：全称：Very-High-Speed Integrated Circuit Hardware Description Language 诞生于诞生于1982年。年。1987年底，年底，VHDL被被IEEE和和美国国防部确认为标准硬件描述语言美国国防部确认为标准硬件描述语言 。 有有IEEE-1076和和IEEE标准的标准的1076-1993版本。版本。 特点：特点： 1、发展较早，语法严格、发展较早，语法严格 2、可以利用可以利用EDA工具进行逻辑综合和优化工具进行逻辑综合和优化 3、VHDL丰富的仿真语句和库函数丰富的仿真语句和库函数VHDL简介

14、电路基本结构都由实体说明（Entity Declaration）和构造体（Architecture Body）两部分构成 实体说明部分规定了设计单元的输入输出接口信号和引脚 构造体部分定义了设计单元的具体构造和行为 39主要内容 什么是FPGA FPGA的典型应用 FPGA器件基本结构 FPGA电路设计与程序设计 FPGA设计流程 其它40FPGA开发流程1. 设计输入（编程）HDLSchematic（原理图）Finite State Machine（状态机）2. 功能仿真3. 综合4. 布局5. 布线6. 时序仿真Part3综合（Synthesis） 将逻辑功能描述转换为电路功能模块（与门、

15、非门及其组合）及其连接的过程。Part342布局（Placement） 将综合中使用的元件用FPGA中的合适的区域实现Size & AreaPart343布线（Route） 与PCB布线相同 将功能部件连接起来 导线对信号的影响信号从一个7cm长的线一端传到另一端会怎样影响电路工作速度Part344时序仿真 包含时序信息的仿真 需要FPGA芯片厂商提供相关参数 同功能仿真的区别 功能仿真在设计输入完毕后即可进行 时序仿真必须在全部设计完成后进行 存在信号传输和逻辑计算延迟 时序仿真需要厂商器件参数处理外围和处理内部的关系、直接和间接的关系47主要内容 什么是FPGA FPGA的典型应用

16、 FPGA器件基本结构 FPGA电路设计与程序设计 FPGA设计流程 其它484950EDA 计算机辅助设计 工具软件 综合 Synplify 仿真 ActiveHDL / ModelSim 布局布线 芯片制造商 ProductQuartus Altera ISE Xilinx Part451EDA软件供应商 Synopsys（新思科技） System_Studio Vera VCS Cadence Mentor Graphics ModelSim PADS Part452嵌入式系统与应用王浩 副教授中南大学信息科学与工程学院通信工程系中南大学信息科学与工程学院通信工程系数字信号处理器DSP5

17、3pDSP器件的年销售额500亿美元pDSP器件厂商的数量80p最大的生产商Texas Instrumentsp最高的MIPS速率 9000 （MIPS）p有经验的DSP工程师年薪在7万美元以上54一、 DSP概述55概念澄清理论与硬件的区别 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写； 也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 这里DSP仅用来代表数字信号处理器。56DSP概述什么是DSP DSP，也称数字信号处理器（Digital Sig

18、nal Processer），是一种具有特殊结构的特别适是一种具有特殊结构的特别适合于进行数字信号处理运算的微处理器合于进行数字信号处理运算的微处理器。DSP处理器的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速地实现各种数字信号处理算法。57DSP概述DSP处理器的特点1. 在一个指令周期内可完成一次乘法和一次加法2. 程序和数据空间分开，可以同时访问指令和数据（Harvard结构）3. 片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问4. 具有低开销或无开销循环及跳转的硬件支持58DSP概述DSP处理器的特点5.

19、 快速的中断处理和硬件I/O支持。6. 具有在单周期内操作的多个硬件的地址产生器。7. 可以并行执行多个操作。8. 支持流水线操作，使取指、译码和执行等操作可以重叠执行。9. 与通用微处理器相比，DSP芯片的其他通用功能相对较弱些（例如外设支持等）。59DSP概述DSP处理器的分类1. 按基础特性划分动态/静态DSP处理器 DSP处理器在某时钟频率范围内的任何频率上能正常工作，除计算速度有变化外，没有性能的下降，这类DSP处理器一般称为静态DSP处理器。 一致性/非一致性DSP处理器 如果有两种或两种以上的DSP处理器,它们的指令集和相应的机器代码及管脚结构相互兼容,则这类DSP处理器称为一致

20、性的DSP处理器。 60DSP概述DSP处理器的分类2. 按数据格式划分定点DSP处理器 数据以定点格式工作的DSP处理器 。 浮点DSP处理器 数据以浮点格式工作的DSP处理器 。说明 不同的浮点DSP芯片所采用的浮点格式不完全一样，有的DSP芯片采用自定义的浮点格式，有的DSP芯片则采用IEEE的标准浮点格式。 61DSP概述DSP处理器的分类3. 按用途划分通用型DSP处理器 通用型DSP芯片适合普通的DSP应用，如TI公司的一系列DSP芯片。 专用型DSP处理器 专用型DSP芯片市为特定的DSP运算而设计，更适合特殊的运算，如数字滤波，卷积和FFT等。 62DSP概述DSP处理器的发展

21、1979年美国Intel公司发布的商用可编程器件2920是DSP芯片的一个主要里程碑世界上第一个单片DSP芯片是1980年AMI公司宣布的S28111981年日本NEC公司推出的PD7720是第一个具有乘法器的商用DSP芯片第一个采用CMOS工艺生产浮点DSP芯片的是日本的Hitachi 公司第一个高性能的浮点DSP芯片应是AT&T公司于1984年推出的DSP3263最早问世的6种DSP64DSP概述DSP处理器的发展1. 运算速度MAC（一次乘法和一次加法）时间已经从80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），处理能力提高了10多倍 。 2. 内

22、部结构内部关键的乘法器部件从1980年的占模区的40左右下降到5以下，片内RAM增加1个数量级以上。 65DSP概述DSP处理器的发展3. 制造工艺1980年采用4的NMOS工艺，而现在则普遍采用亚微米CMOS工艺。 4. 引脚数量从1980年的最多64个增加到现在的200个以上，引脚数量的增加，意味着结构灵活性的增加。 总体上，成本、体积、重量和功耗都有很大程度的下降。66DSP概述TI DSP处理器的发展 Texas Instruments，简称，简称TI，美国德克萨斯美国德克萨斯仪器公司仪器公司第一代DSP：TMS32010及其系列产品TMS32011、TMS32C10/C14/C15/

23、C16/C17等第二代DSP：TMS32020、TMS320C25/C26第三代DSP：TMS32C30/C31/C32第四代DSP：TMS32C40/C44第五代DSP：TMS32C50/C51/C52、 TMS32C62/64、TMS32C80/C8267TI DSP处理器TMS320C6000平台 (C62x, C64x)包含定点C62x和C64x以及浮点C67x至高性能，最近新推出的芯片速度高达1GHZ，适合宽带网络、图像、影像、雷达等处理应用TMS320C5000 平台 (C54x , C55x)包含代码兼容的定点C54x和C55x其提供性能、外围设备、小型封装和电源效率的优化组合，

24、适合对功耗有严格要求的地方TMS320C2000 平台 (C24x , C28x)包含16位C24xx和32位C28xx的定点DSP快速微控制器68DSP概述DSP处理器的未来趋势1. 系统级集成DSP是潮流 2. 可编程DSP是主导产品 3. 定点DSP是主流 4. 追求更高的运算速度5. 应用广泛、成本变低6. IP Core技术69DSP概述基于DSP处理器的嵌入式系统1. 接口简单、方便，但对外设支持不够 2. 编程方便，容易实现复杂的算法3. 精度高，稳定性好4. 集成方便70二、 如何选型DSP处理器71意义DSP选型决定嵌入式系统的功能 设计基于DSP的嵌入式应用系统，选择DSP

25、处理器是非常重要的一个环节。只有选定了DSP处理器才能进一步设计外围电路及系统的其它电路。总的来说，DSP处理器的选择应根据实际的应用系统需要而确定。72选型因素一、DSP的算法格式定点还是浮点？浮点DSP在应用中，设计工程师不用关心动态范围和精度一类的问题 。 浮点DSP比定点DSP更容易编程，但是成本和功耗高。 由于成本和功耗的原因，一般批量产品选用定点DSP。 如果要求易于开发，而且动态范围很宽、精度很高，可以考虑采用浮点DSP 。提问：什么是定点和浮点？73定点DSP与浮点DSP浮点格式用指数形式表示，其动态范围比用小数形式表示的定点格式要大得多，定点DSP中经常要考虑的溢出问题，在浮

26、点DSP中基本上可以不考虑为了保证底数的精度，浮点DSP基本上作成32-bit的，其总线、寄存器、存储器等的宽度也相应是32-bit的浮点DSP的速度更快，尤其是作浮点运算浮点DSP的价格高，开发难度反而简单74选型因素二、DSP的数据宽度 浮点DSP的字宽为32位 。 定点DSP的字宽一般为16位 。 字宽与DSP的外部尺寸、管脚数量以及需要的存储器的大小等有很大的关系，所以字宽的长短直接影响到器件的成本 。 指令字和数据字75选型因素三、DSP的运算速度衡量指标：指令周期。就是执行一条指令所需要的时间，通常以ns为单位。 MAC时间。一次乘法加上一次加法的时间。 FFT执行时间。运行N点F

27、FT程序所需的时间。 MIPS。即每秒执行百万条指令。 MOPS。即每秒执行百万次操作。MFLOPS。即每秒执行百万次浮点操作。 BOPS。即每秒执行十亿次操作。 76选型因素四、DSP的开发简便性开发工具：软件开发工具(包括汇编、链接、仿真、调试、编译、代码库以及实时操作系统等部分)硬件工具(开发板和仿真机)高级工具(例如基于框图的代码生成环境)使用高级语言编译器的设计工程师会发现，浮点DSP编译器的执行效果比定点DSP好 77选型因素五、DSP的存储器管理能力六、支持多处理器 七、电源管理和功耗 八、成本因素九、厂家售后服务 78三、 DSP的硬件结构基础79DSP的硬件结构 DSP的硬件

28、结构，大体上与通用的微处理器相类似，由CPU、存储器、存储器、总线、外设、接口、时钟、总线、外设、接口、时钟等部分组成，但又有其鲜明的特点。80DSP的硬件结构串口 存储器接口DSP串口 主控并口复位 3.3伏 1.8伏电源监视电源调整电源ADCDAC低通滤波器低通滤波器主控单元存储器81DSP外设（外设（peripherals）1.时钟发生器（晶体振荡器、频综与PLL）2.定时器（Timer）3.软件可编程等待状态发生器4.通用I/O5.同步串口（SSP）与异步串口（ASP）6.JTAG扫描逻辑电路（IEEE 1149.1标准）：便于对DSP作片上的在线仿真和多DSP条件下的调试82DSP的

29、硬件特点一、哈佛体系结构二、流水线作业技术三、独立的硬件乘法器四、独立的DMA总线和控制器五、专用的数据地址发生器六、特殊指令支持83哈佛体系结构哈佛体系结构指令寄存器控制器数据通道输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据84哈佛体系结构的特点1、特点一：程序和数据存储在不同的空间中程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 2、特点二：程序总线和数据总线从而使数据的吞吐率提高了一倍。由于程序和存储器在两个分开的空间中，因此取指和执行能完全重叠。3、特点三：流水线DSP芯片广泛采用流水线以减少指令执行的时间，从而增

30、强了处理器的处理能力。85什么是乘加运算分析数字信号处理算法，有人统计，以下几类运算大约占各种处理算法的75： 卷积运算： 相关运算： 变换运算： 级数运算：niinxiany0)()()()()()(mnynxmRxynfjenyfY2)()(ixiaxF)()(提问：一般的处理器相当费时？86独立的硬件乘法器在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有 A（k）B（nk）一类的运算，大量重复乘法和累加。乘加速度越快，DSP处理器的性能越高。由于具有专用的应用乘加器，乘加可在一个指令周期内完成。87独立的硬件乘法器通用计算机的乘法用软件实现，用若干个机器周期。DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。88独立的DMA总线和控制器DMA 直接内存访问处理器高速处理速度必须与高速的数据访问和传输相配合。而且为不影响CPU及其相关总线的工作，DSP的DMA单独设置了传输总线及其控制器，因此DMA可以独立工作。（其