EDA技术与实践-徐飞编著-第1章课件

1、EDA技术与实践技术与实践清华大学出版社清华大学出版社2011.12第1章 概述1.1EDA技术简介技术简介1.2可编程逻辑器件可编程逻辑器件1.3数字系统设计简介数字系统设计简介1.1 EDA技术简介u EDA技术主要内容u EDA技术的发展和展望u EDA技术的设计流程u 硬件描述语言u 软件开发工具及硬件开发平台 一、EDA技术主要内容EDAEDA含义：含义：Electronic Design Automation (电子设计自动化)u PCB（印制电路板）设计（印制电路板）设计u IC（集成电路）设计（集成电路）设计u FPGA/CPLD应用应用设计设计EDA实现对象：FPGA - F

2、ield Programmable Gate Array（现场可编程门阵列）（现场可编程门阵列）CPLD - Complex Programmable Logic Device（复杂可编程逻辑器件）（复杂可编程逻辑器件） ASIC -Application Specific Integrated Circuit （专用集成电路）（专用集成电路）PCB - Print Circuit Board （印刷电路板）（印刷电路板）一、EDA技术主要内容一、EDA技术主要内容1 1、EDAEDA技术特点技术特点 用软件的方式对系统进行硬件设计；用软件的方式对系统进行硬件设计； 用软件方式设计的系统到硬件

3、系统的转换是由开用软件方式设计的系统到硬件系统的转换是由开发软件自动完成的；发软件自动完成的； 设计过程中可用有关软件进行各种仿真；设计过程中可用有关软件进行各种仿真； 具有高层综合和优化的功能，能在系统对系统进具有高层综合和优化的功能，能在系统对系统进行综合、优化和仿真；行综合、优化和仿真； 采用大规模可编程器件实现系统；采用大规模可编程器件实现系统； 所设计的系统可现场编程，在线升级； 提供开放性和标准化的操作环境，可实现资源共享，设计的移植； 采用平面规划技术，可对逻辑综合和物理版图设计进行联合管理； 带有嵌入IP（Intellectual Property）核的ASIC（Applica

4、tion Specific Integrated Circuit）设计，提供软、硬件协同设计工具； 支持多人的并行设计，适合团队协作，分工设计。 一、EDA技术主要内容可编程逻辑器件可编程逻辑器件设计载体设计载体描述手段描述手段实验开发平台实验开发平台软件开发环境软件开发环境验证工具验证工具EDAEDA技术技术2 2、EDAEDA技术应用要素技术应用要素 设计工具设计工具硬件描述语言硬件描述语言一、EDA技术主要内容ESDA 电子系统设计自动化电子系统设计自动化EDA 电子设计自动化电子设计自动化CAE 计算机辅助工程计算机辅助工程CAD 计算机辅助设计计算机辅助设计21世纪后世纪后20世纪世

5、纪90年代以来年代以来80年代中期年代中期90年代初期年代初期70年代年代80年代中期年代中期二、二、EDA技术发展与展望技术发展与展望 1、EDA发展进程2、EDA发展趋势发展趋势 可编程器件：可编程器件：集成度更高，规模更大、速度更快；集成度更高，规模更大、速度更快； EDA软件：软件：在仿真和设计两方面的功能更强大。自动化和智在仿真和设计两方面的功能更强大。自动化和智能化程度更高。能化程度更高。 硬件描述语言：硬件描述语言：系统级、行为验证级硬件描述语言的出现，系统级、行为验证级硬件描述语言的出现，使复杂电子系统的设计和验证趋于简单使复杂电子系统的设计和验证趋于简单 设计技术表现：设计技

6、术表现：FPGA+MCU、 FPGA+专用专用DSP SOPC、SOC、FPGA+IP核核二、二、EDA技术发展与展望技术发展与展望 设计输入设计输入原理图原理图 硬件语言硬件语言三、三、EDAEDA技术的设计流程技术的设计流程设计准备设计准备设计处理设计处理优化优化 综合综合 适配适配分割分割 布局布局 布线布线器件编程器件编程设计完成设计完成功能仿真功能仿真时序仿真时序仿真器件测试器件测试设计校验设计校验器件验证器件验证1 1、设计准备、设计准备选择器件选择器件划分逻辑模块划分逻辑模块分配分配I/OI/O端口端口三、三、 EDAEDA技术的设计流程技术的设计流程 2 2、设计输入、设计输入

7、（1 1） 图形输入图形输入 图形输入图形输入 原理图输入原理图输入 状态图输入状态图输入 波形图输入波形图输入三、三、 EDAEDA技术的设计流程技术的设计流程（2 2） HDLHDL文本输入文本输入 与传统的计算机软件语言编辑输入基本一致，克服与传统的计算机软件语言编辑输入基本一致，克服了原理图输入法存在的弊端了原理图输入法存在的弊端三、三、 EDAEDA技术的设计流程技术的设计流程 使用使用VHDLVHDL或或VerilogVerilog 等硬件描述语言等硬件描述语言(HDL)(HDL)的文本的文本 编辑输入编辑输入（1 1）综合）综合u功能功能: :将软件描述与给定的硬件结构用某种网表

8、文将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。件的方式对应起来，成为相应互的映射关系。u条件条件: :给定软件描述的设计输入与硬件结构参数给定软件描述的设计输入与硬件结构参数u过程过程: :将在将在EDAEDA平台上编辑输入的平台上编辑输入的HDLHDL文本、原理图文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。电路甚至更底层的电路描述网表文件。 3 3、设计处理、设计处理三、三、

9、 EDAEDA技术的设计流程技术的设计流程 （2 2）适配）适配功能功能: :将网表文件配置于指定的目标器件中，产生最终将网表文件配置于指定的目标器件中，产生最终的下载文件；的下载文件；条件条件: :综合后网表文件和适配所选定的目标器件；综合后网表文件和适配所选定的目标器件；过程过程: :将综合后网表文件针对某一具体的目标器件进行将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，

10、同时产生可用于所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。编程的文件。三、三、 EDAEDA技术的设计流程技术的设计流程时序仿真时序仿真功能仿真功能仿真接近真实器件运行特接近真实器件运行特性的仿真，仿真文件性的仿真，仿真文件中己包含了器件硬件中己包含了器件硬件特性参数，因而，仿特性参数，因而，仿真精度高。真精度高。直接对直接对VHDLVHDL、原理图、原理图描述的逻辑功能进行描述的逻辑功能进行测试模拟，以了解其测试模拟，以了解其实现的功能是否满足实现的功能是否满足原设计要求的过程，原设计要求的过程，仿真过程不涉及任何仿真过程不涉及任何具体器件的硬件特性。具体器件的硬件特性。 4

11、 4、设计校验、设计校验三、三、 EDAEDA技术的设计流程技术的设计流程通过下载电缆连接通过下载电缆连接PCPC机（并口、串口、机（并口、串口、USBUSB口）和器口）和器件电路板上的下载接口，将设计文件下载到件电路板上的下载接口，将设计文件下载到PLDPLD器件器件中。中。 5 5、器件编程、器件编程三、三、EDAEDA技术的设计流程技术的设计流程将含有载入了设计文件的将含有载入了设计文件的FPGAFPGA或或CPLDCPLD的硬件系统进行的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进和完善设计。际工作

12、情况，以排除错误，改进和完善设计。 6 6、硬件测试、硬件测试三、三、EDAEDA技术的设计流程技术的设计流程HDL：Hardware Description Language硬件描述语言：硬件描述语言：用文本形式描述硬件电路功能用文本形式描述硬件电路功能四、硬件描述语言四、硬件描述语言主流硬件语言：主流硬件语言：VHDL VHDL 、VerilogVerilog HDL HDL等等其它硬件语言：其它硬件语言：ABELABEL、AHDLAHDL硬件语言发展方向：硬件语言发展方向：SystemVerilog 、SystemCVHSIC (Very High Speed Integrated Ci

13、rcuit) Hardware Description Language1、VHDLuVHDL是是IEEE、工业标准硬件描述语言工业标准硬件描述语言IEEE Std 1076-1987 (called VHDL 1987)IEEE Std 1076-1993 (called VHDL 1993)u用语言的方式而非图形等方式描述硬件电路用语言的方式而非图形等方式描述硬件电路四、硬件描述语言四、硬件描述语言（1） VHDL产生背景产生背景 传统数字电路设计方法不适合设计大规模的系统。工程师不容易理解原理图设计的功能； 众多软件公司开发研制了具有自己特色的电路硬件描述语言存在着很大的差异； 硬件设计

14、工程师需要一种强大的、标准化的硬件描述语言，作为可相互交流的设计环境。 四、硬件描述语言四、硬件描述语言 VHDL具有较强的抽象描述能力，可进行系统行具有较强的抽象描述能力，可进行系统行为级别的描述。描述简洁，效率高。为级别的描述。描述简洁，效率高。 电原理图描述需给出完整、具体的电路结构图，电原理图描述需给出完整、具体的电路结构图，不能进行抽象描述。描述繁杂，效率低。不能进行抽象描述。描述繁杂，效率低。 VHDL描述与实现工艺无关描述与实现工艺无关。 电原理图描述与实现工艺有关电原理图描述与实现工艺有关。（2）VHDL与原理图描述比较与原理图描述比较四、硬件描述语言四、硬件描述语言 VHDL

15、具有强大的语言结构，系统硬件描述能力强、设计效率高；具有较高的抽象描述能力。用于复杂的、多层次的系统设计。 VHDL语言可读性强，容易理解。易于修改和发现错误。 VHDL具有丰富的仿真语句和库函数，可对VHDL源代码进行早期功能仿真，有利于大统的设计与验证。 VHDL设计与硬件电路关系不大，设计时不必了解过多的硬件细节。（3）VHDL优点优点四、硬件描述语言四、硬件描述语言 VHDL设计不依赖于器件，与工艺无关设计不依赖于器件，与工艺无关 VHDL设计移植性好。支持设计库和设计的重复使用设计移植性好。支持设计库和设计的重复使用 VHDL体系符合体系符合TOP-DOWN和和CE（并行工程）设计思

16、想（并行工程）设计思想 VHDL设计效率高，缩短设计时间，产品上市时间快，成设计效率高，缩短设计时间，产品上市时间快，成本低本低易于易于ASIC实现实现四、硬件描述语言四、硬件描述语言（3）VHDL优点优点 基于C语言发展起来的HDL，GDA公司首创 IEEE、工业标准硬件描述语言 IEEE Std 1364-1995(called VHDL 1987)特点 简捷、高效、功能强大、综合简单 寄存器传输级和门级描述较好，高级描述不如VHDL应用推出较VHDL早，有广泛应用群体，成熟资源比VHDL多2、Verilog HDL语言语言四、硬件描述语言四、硬件描述语言最新推出的一种新的最新推出的一种新

17、的HDL语言，具有语言，具有C+库库IEEE、工业标准硬件描述语言、工业标准硬件描述语言特点特点 易于实现各种软件算法到硬件的转化易于实现各种软件算法到硬件的转化 系统级描述功能强大系统级描述功能强大应用应用未来的发展方向未来的发展方向3、SystemC语言语言四、硬件描述语言四、硬件描述语言运行的基础运行的基础计算机语言是在计算机语言是在CPUCPURAMRAM构建的平台上运行构建的平台上运行VHDLVHDL设计的结果是由具体的逻辑、触发器组成的数字电路设计的结果是由具体的逻辑、触发器组成的数字电路执行方式执行方式计算机语言基本上以串行的方式执行，时钟节拍逐条顺序计算机语言基本上以串行的方式

18、执行，时钟节拍逐条顺序执行执行VHDLVHDL在总体上是以并行方式工作在总体上是以并行方式工作验证方式验证方式计算机语言主要关注于变量值的变化计算机语言主要关注于变量值的变化VHDLVHDL要实现严格的时序逻辑关系要实现严格的时序逻辑关系四、硬件描述语言四、硬件描述语言4、HDL与计算机语言的区别与计算机语言的区别五、软件开发工具与硬件开发平台五、软件开发工具与硬件开发平台集成化的开发工具集成化的开发工具特定功能的开发软件特定功能的开发软件 综合软件综合软件 仿真软件仿真软件1、EDA开发工具开发工具集成化集成化开发工具开发工具Altera 公司：公司：Quartus Maxplux Xili

19、nx 公司：公司：ISE Foundation Aillance系列系列Lattice 公司公司: : ispDesignEXPERT系列系列五、软件开发工具与硬件开发平台五、软件开发工具与硬件开发平台特定功能特定功能开发软件开发软件综合类综合类仿真类仿真类Synplicity公司：公司： Synplify/Synplify ProSynopsys公司：公司： FPGAexpress、FPGA complicerMentor公司：公司： LeonardoSpectrumModel Tech公司：公司： ModelsimAidec公司：公司： Active HDLCadence公司：公司： NC

20、-Verilog、NC-VHDL、NC-SIM2 2、硬件开发平台、硬件开发平台开发平台是开发平台是EDA下载工具与硬件验证工具下载工具与硬件验证工具开发平台组成开发平台组成电源电路电源电路CPLD/FPGACPLD/FPGA芯片及编程下载电路芯片及编程下载电路时钟电路时钟电路输入电路：开关、输入电路：开关、ADAD转换、其它数字信号等转换、其它数字信号等输出信号电路：输出信号电路：LCDLCD、LEDLED、电机、峰鸣器等、电机、峰鸣器等通信接口：通信接口：RS232RS232、USBUSB等等五、软件开发工具与硬件开发平台五、软件开发工具与硬件开发平台u可编程器件简介可编程器件简介u可编程

21、器件发展可编程器件发展u可编程器件分类可编程器件分类u 简单简单PLD基本结构原理基本结构原理u CPLD基本结构原理基本结构原理u FPGA基本结构原理基本结构原理u CPLD与与FPGA的比较的比较1.2 可编程逻辑器件一、可编程器件简介uPLD（Programmable Logic Device）u特点特点 集成度高、速度快、可靠性好集成度高、速度快、可靠性好 产品灵活、简化硬件电路产品灵活、简化硬件电路 开发周期短、投资风险小、产品上市速度快开发周期短、投资风险小、产品上市速度快 市场适应能力强、硬件修改升级方便。市场适应能力强、硬件修改升级方便。u应用应用 上至高性能的上至高性能的C

22、PU、下至简单的逻辑门电路、下至简单的逻辑门电路 通信、数据处理、网络、仪器通信、数据处理、网络、仪器 工业控制、军事航空等领域工业控制、军事航空等领域GAL器件器件PAL器件器件 PROM器器件件 PLA 器器件件20世纪世纪70年代年代20世纪世纪70年代末年代末20世纪世纪80年代初年代初CPLD器件器件FPGA器件器件 FPGA器件器件 EPLD器件器件 内嵌复杂内嵌复杂功能功能 模块的模块的SoPC20世纪世纪90年代后年代后20世纪世纪80年代中期年代中期20世纪世纪80年代未年代未二、可编程器件的发展历程二、可编程器件的发展历程 三、可编程逻辑器件的分类三、可编程逻辑器件的分类1

23、 1、按集成度分类、按集成度分类PLD简单简单PLD复杂复杂PLDPROMPLAPAL GALCPLDFPGA 低集成度芯片低集成度芯片高集成度芯片高集成度芯片3 3、按基本结构、按基本结构陈列型器件陈列型器件单元型器件单元型器件熔丝熔丝(Fuse)(Fuse)型器件型器件反熔丝反熔丝(Anti-fuse)(Anti-fuse)型器件型器件EPROMEPROM型型EEPROMEEPROM型型SRAMSRAM型型FlashFlash型型2 2、编程工艺、编程工艺4 4、按编程结构、按编程结构“与或与或”陈列型器件陈列型器件宏单元型器件宏单元型器件查找表型器件查找表型器件多路开关型器件多路开关型器

24、件三、可编程逻辑器件的分类三、可编程逻辑器件的分类1 1、基本、基本PLDPLD器件的原理结构图器件的原理结构图四、简单四、简单PLDPLD结构原理结构原理输入输入缓冲缓冲电路电路与与陈陈列列或或陈陈列列输出输出缓冲缓冲电路电路输入输入输出输出 A B CY A B CY（a）PLD的与门的与门（b）PLD的或门的或门（c）PLD中连接画法中连接画法可编程连接可编程连接固定连接固定连接未连接未连接四、简单四、简单PLDPLD结构原理结构原理(1)输入缓冲电路输入缓冲电路PLDPLD的互补输入缓冲器的互补输入缓冲器 例：三输入与阵列例：三输入与阵列电路结构电路结构 (一般画法一般画法)四、简单四

25、、简单PLDPLD结构原理结构原理(2)与陈列与陈列 AAA A B C&ABCABCABC三输入与阵列电路三输入与阵列电路PLDPLD画法画法 四、简单四、简单PLDPLD结构原理结构原理A B CABCABCABC(3) (3) 或陈列或陈列A B C或阵列可编程或阵列可编程与阵列固定与阵列固定 F1 F2 F3四、简单四、简单PLDPLD结构原理结构原理三输入与或阵列电路三输入与或阵列电路BCACABF1CBABCAF2CBABCACABF3逻辑宏单元逻辑宏单元输入输入/输出口输出口输入口输入口时钟信时钟信号输入号输入三态控制三态控制可编程与阵列可编程与阵列固定或阵列固定或阵列4

26、、GAL结构结构原理原理四、简单四、简单PLDPLD结构原理结构原理GALGAL寄存器寄存器输出结构图输出结构图（1）GAL的输入输出结构图的输入输出结构图四、简单四、简单PLDPLD结构原理结构原理GALGAL简单模式简单模式输出结构图输出结构图GALGAL组合输出双向结构图组合输出双向结构图GALGAL复合型组合输出结构图复合型组合输出结构图 四、简单四、简单PLDPLD结构原理结构原理GALGAL反馈输入结构图反馈输入结构图GALGAL输出反馈结构图输出反馈结构图四、简单四、简单PLDPLD结构原理结构原理简单简单PLDPLD结构特点比较结构特点比较类型类型与阵列与阵列或阵列或阵列输出电

27、路输出电路PROM（可编程（可编程 ROM）固 定可编程固定PLA（可编程逻辑阵列）（可编程逻辑阵列）可编程可编程固定PAL（可编程阵列逻辑）（可编程阵列逻辑）可编程固定固定GAL（通用阵列逻辑）（通用阵列逻辑）可编程固定可组态CPLDCPLD的结构示意图的结构示意图五、五、CPLDCPLD结构原理结构原理LABLABLABLABI/O控制模块控制模块LABLABLABLABLABLABLABLABLABLABLABLABI/O控制模块控制模块PIAPIAI/O控制模块控制模块I/O控制模块控制模块CPLD的结构组成：的结构组成： 逻辑阵列块逻辑阵列块(LAB)(LAB) 由多个宏单元（由多个

28、宏单元（LMCLMC）构成）构成 可编程连线（可编程连线（PIAPIA） 可编程可编程I/OI/O模块模块五、五、CPLDCPLD结构原理结构原理1、单个宏单元结构图、单个宏单元结构图通往通往 I/OI/O模块模块PRNCLRNENA逻辑阵列逻辑阵列全局全局清零清零共享共享逻辑逻辑扩展项扩展项清零清零时钟时钟清零清零选择选择寄 存 器寄 存 器旁路旁路并行并行扩展项扩展项通往通往 PIAPIA乘积项选择矩阵来自来自 I/OI/O引脚引脚全局全局时钟时钟QDEN来自来自 PIAPIA的的 3636个信号个信号快速快速输入选择输入选择2五、五、CPLDCPLD结构原理结构原理逻辑阵列逻辑阵列u可编

29、程与阵列和固定或阵列构成可编程与阵列和固定或阵列构成u实现组合逻辑，可提供实现组合逻辑，可提供5个乘积项个乘积项乘积项选择矩阵乘积项选择矩阵u分配乘积项作为或门和异或门的输入，实现组合逻辑函数分配乘积项作为或门和异或门的输入，实现组合逻辑函数u作为寄存器的辅助输入：清零、置位、时钟、使能等。作为寄存器的辅助输入：清零、置位、时钟、使能等。共享扩展乘积项和并行扩展项共享扩展乘积项和并行扩展项u共享扩展乘积项是通过乘积项经非门回馈到逻辑阵列中共享扩展乘积项是通过乘积项经非门回馈到逻辑阵列中u并行扩展项从邻近单元借位而来并行扩展项从邻近单元借位而来可编程寄存器：可配置成多种触发器方式，也可旁路可编程

30、寄存器：可配置成多种触发器方式，也可旁路宏单元（宏单元（LMC）结构）结构共享扩展乘积项结构图共享扩展乘积项结构图五、五、CPLDCPLD结构原理结构原理并行扩展项馈送方式图并行扩展项馈送方式图五、五、CPLDCPLD结构原理结构原理2 2、可编程连线阵列、可编程连线阵列u不同的不同的LABLAB通过在可编程连线阵列通过在可编程连线阵列(PIA)(PIA)上布线，以相互连接上布线，以相互连接构成所需的逻辑。构成所需的逻辑。u将器件中的任何信号连接到目的地将器件中的任何信号连接到目的地PIA信号布线到信号布线到LAB的方式图的方式图五、五、CPLDCPLD结构原理结构原理3 3、I/OI/O控制

31、块控制块五、五、CPLDCPLD结构原理结构原理3 3、I/OI/O控制块控制块u每个每个I/OI/O引脚可单独配置为输入、输出、双向工作方引脚可单独配置为输入、输出、双向工作方式。式。u所有所有I/OI/O都有一个三态缓冲器，其控制信号由选择器都有一个三态缓冲器，其控制信号由选择器提供。提供。u控制端地时，配置为输入引脚，控制端接控制端地时，配置为输入引脚，控制端接VCCVCC时，为时，为普通输出引脚。普通输出引脚。五、五、CPLDCPLD结构原理结构原理六、六、FPGAFPGA结构与工作原理结构与工作原理嵌入式锁相环嵌入式锁相环逻辑阵列块逻辑阵列块(LAB)逻辑单元逻辑单元(LE)单元局部

32、互连单元局部互连嵌入式阵列块嵌入式阵列块可编程互连阵列可编程互连阵列行互连行互连可编程可编程IO控制模块控制模块列互连列互连 逻辑阵列块逻辑阵列块(LAB)(LAB)： 由多个宏单元（由多个宏单元（LELE）构成）构成 可编程互连线可编程互连线 可编程可编程I/OI/O模块模块 嵌入式阵列块嵌入式阵列块 锁相环锁相环PLLPLL单元单元六、六、FPGAFPGA结构与工作原理结构与工作原理（1 1）查找表）查找表u基于基于SRAMSRAM的逻辑结构的逻辑结构uN N输入查找表实现输入查找表实现N N个输入变量的任何逻辑功能个输入变量的任何逻辑功能uN N输入查找表存贮输入查找表存贮N N个输入构

33、成的真值表，需要个输入构成的真值表，需要2 2N N位位SRAMSRAM存贮单元存贮单元（2 2）进位链逻辑）进位链逻辑u带有进位选择，可灵活构成带有进位选择，可灵活构成1 1位加法或减法逻辑位加法或减法逻辑（3 3）可编程寄存器）可编程寄存器u可配置为多种触发器方式，可旁路。可配置为多种触发器方式，可旁路。u具有数据、数据装载、时钟、时钟使能、清零、置位等输入信号具有数据、数据装载、时钟、时钟使能、清零、置位等输入信号六、六、FPGAFPGA结构与工作原理结构与工作原理（1 1）查找表）查找表FPGA查找表单元查找表单元输出输出查黑查黑找盒找盒表子表子输入输入1 1输入输入2输入输入3 3输

34、入输入4 4一个一个N N输入查找表输入查找表 可以实现可以实现N N个输入变量的任何逻辑功能，如个输入变量的任何逻辑功能，如 N N输入输入“与与”、 N N输入输入“异或异或”等。等。输入多于输入多于N N个的函数、方程必须分开用几个查找表（个的函数、方程必须分开用几个查找表（ LUTLUT）实现）实现六、六、FPGAFPGA结构与工作原理结构与工作原理0000010100000001输入输入 A 输入输入 B 输入输入C 输入输入D 查找表查找表输出输出16x1RAMFPGA查找表单元内部结构查找表单元内部结构查找表结构原理查找表结构原理六、六、FPGAFPGA结构与工作原理结构与工作原

35、理多路选择器多路选择器LELE的结构与原理的结构与原理 LELE的结构图的结构图 六、六、FPGAFPGA结构与工作原理结构与工作原理LELE的结构与原理的结构与原理 LE普通模式普通模式 ：适用于通用组合逻辑的实现：适用于通用组合逻辑的实现六、六、FPGAFPGA结构与工作原理结构与工作原理LE动态算术模式：动态算术模式：适用于时序逻辑的实现适用于时序逻辑的实现LELE的结构与原理的结构与原理 六、六、FPGAFPGA结构与工作原理结构与工作原理 列列互互连连线线局局部部互互连连线线LE2LE1LE3LE10 局局部部互互连连线线LE1LE2LE10列列互互连连线线行互连线行互连线专用专用L

36、E控制信号控制信号LUT链与寄存器链链与寄存器链相邻相邻LAB直接互连线直接互连线相邻相邻LAB直接互连线直接互连线LAB内部反馈线内部反馈线六、六、FPGAFPGA结构与工作原理结构与工作原理 IO单元结构图示意图单元结构图示意图内内部部逻逻辑辑电电路路DQDQQD输出使能触发器输出使能触发器输出触发器输出触发器输入触发器输入触发器输入缓冲器输入缓冲器输出缓冲器输出缓冲器输出三态输出三态六、六、FPGAFPGA结构与工作原理结构与工作原理LABLE六、六、FPGAFPGA结构与工作原理结构与工作原理输出宽度输出宽度8,4,2,18,4,2,1输出输出时钟时钟地址宽度地址宽度 8,9,10,1

37、18,9,10,11写使能写使能数据宽度数据宽度8,4,2,18,4,2,1输入输入时钟时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路六、六、FPGAFPGA结构与工作原理结构与工作原理uEABEAB的大小灵活可变的大小灵活可变u通过组合通过组合EAB EAB 可以构成更大的模块可以构成更大的模块u不需要额外的逻辑单元，不引入延迟，不需要额外的逻辑单元，不引入延迟， EAB EAB 可配置为深度可配置为深度达达20482048的存储器的存储器在输入、输出口上带有寄存器的在输入、输出口上带有寄存器的RAMRAM块，是由一系列的嵌入块，是由一系列的嵌入式式RAMR

38、AM单元构成。单元构成。六、六、FPGAFPGA结构与工作原理结构与工作原理 ALTERA FLEX系列系列：10K、10A、10KE，EPF10K30E ACEX系列：系列：1K系列 EP1K30、EP1K100 Cyclone系列：系列：EP1C3、EP1C6、EP1C20 Cyclone II系列：系列：EP2C5 Stratix II GX系列系列 Stratix III系列系列 七、七、 FPGAFPGA和和CPLDCPLD比较比较 FPGACPLDMAX7000/S/A/B系列：系列：EPM7128SMAX3000系列、系列、MAX II系列系列 七、七、 FPGAFPGA和和CP

39、LDCPLD比较比较 FPGACPLDXILINXVirtex II系列系列Virtex -4系列系列 Virtex -5系列系列SPARTAN系列：系列：XCS10、XCS20、XCS30Spartan 2系列系列Spartan 3系列系列XC9500系列：系列：XC95108、XC95256CoolRunner系列系列 七、七、 FPGAFPGA和和CPLDCPLD比较比较 FPGACPLDLATTICEVANTIS（AMD）ispLSI系列系列ispLSI1016 ispLSI2032ispLSI1032EispLSI3256AMACH系列系列ispPAC系列：系列： Lattice E

40、C&ECPLattice XP其他其他PLD公司：公司：ACTELQUIKLOGICATMEL公司：公司：ATF1500AS系列、系列、40MX性能性能CPLDFPGA说明说明集成规模和逻集成规模和逻辑复杂度辑复杂度规模小，逻辑复杂度规模小，逻辑复杂度低低规模大，逻辑复杂度高规模大，逻辑复杂度高FPGAFPGA用以实现复杂设计用以实现复杂设计CPLDCPLD用以实现简单设计用以实现简单设计互联结构，连互联结构，连线资源线资源集总总线，相对布线集总总线，相对布线资源有限资源有限分段总线、长线、专用分段总线、长线、专用互联，布线资源丰富互联，布线资源丰富FPGAFPGA布线灵活，但时序规布

41、线灵活，但时序规划难，一般需要通过时序划难，一般需要通过时序约束、静态时序分析，时约束、静态时序分析，时序仿真等手段提高并验证序仿真等手段提高并验证时序性能时序性能编程工艺编程工艺多为乘积项，采用多为乘积项，采用E E2 2CMOSCMOS工艺，含工艺，含E E2 2PROMPROM、FlashFlash和反和反熔丝等不同工艺。熔丝等不同工艺。多为多为LUTLUT加寄存器结构，加寄存器结构，采用采用SRAMSRAM工艺，含工艺，含FlashFlash和反熔丝等不同和反熔丝等不同工艺。工艺。编程与配置编程与配置多数基于多数基于ROMROM型，掉型，掉电后配置数据不丢失。电后配置数据不丢失。通过编

42、程器烧写通过编程器烧写ROMROM或通过或通过ISPISP模式将配模式将配置数据下载到目标器置数据下载到目标器件。件。多数基于多数基于RAMRAM型，掉电型，掉电后配置数据丢失，需外后配置数据丢失，需外挂挂ROMROM或通过或通过CPUCPU或或DSPDSP等器件在线编程等器件在线编程FPGAFPGA掉电后一般会丢失原掉电后一般会丢失原有逻辑配置。但对反熔丝有逻辑配置。但对反熔丝类或内嵌类或内嵌FLASHFLASH、E E2 2CMOSCMOS的的FPGAFPGA可实现非易失配置可实现非易失配置方式方式七、七、 FPGAFPGA和和CPLDCPLD比较比较 性能性能CPLDFPGA说明说明触发

43、器数触发器数少少多多FPGAFPGA更适合实现时序逻辑，更适合实现时序逻辑，CPLDCPLD多用于实现组合逻辑多用于实现组合逻辑引脚延时引脚延时确定，可预测确定，可预测不确定，不确定， 不可预测不可预测对对FPGAFPGA，时序约束和仿真，时序约束和仿真非常重要非常重要加密性能加密性能可加密，保密性好可加密，保密性好一般器件不可加密，一般器件不可加密，保密性差保密性差目前，一些采用目前，一些采用FLASHFLASH加加SRAMSRAM工艺的新型器件，嵌工艺的新型器件，嵌入了加载入了加载FLASHFLASH及高性能及高性能的保密算法。的保密算法。成本与价格成本与价格成本低、价格低成本低、价格低成

44、本高、价格高成本高、价格高CPLDCPLD用于低成本设计用于低成本设计适用场合适用场合逻辑系统，简单的逻辑系统，简单的逻辑功能逻辑功能数据型系统，复杂的数据型系统，复杂的时序功能时序功能七、七、FPGAFPGA和和CPLDCPLD比较比较 1.3 数字系统简介数字系统简介 u 数字系统的特点u 数字系统的组成u 数字系统的实现方式u 数字系统设计方法u 数字系统设计准则u 数字系统设计步骤 逻辑门电路和触发器等单元电路逻辑门电路和触发器等单元电路由逻辑器件组成的、能完成某单一功由逻辑器件组成的、能完成某单一功能的电路。能的电路。含有逻辑功能部件和控制器，能够按照顺含有逻辑功能部件和控制器，能够

45、按照顺序完成一系列复杂操作的逻辑电路；用来对数字信息进序完成一系列复杂操作的逻辑电路；用来对数字信息进行采集、存储、加工、传输、运算和处理的系统。行采集、存储、加工、传输、运算和处理的系统。 一、数字系统特点一、数字系统特点 工作稳定，抗干扰能力强；工作稳定，抗干扰能力强； 精确度高；精确度高； 系统可靠性高；系统可靠性高； 便于系统的模块化；便于系统的模块化； 便于大规模集成，易于实现小型化；便于大规模集成，易于实现小型化； 可实现片上系统（可实现片上系统（SOCSOC）或集成系统（或集成系统（ISIS）；）； 基于基于FPGAFPGA器件，可实现嵌入式系统。器件，可实现嵌入式系统。 一、数

46、字系统特点一、数字系统特点 二、数字系统组成二、数字系统组成1 1、输入电路、输入电路将待处理的外部输入信号转换成系统能接受和处理将待处理的外部输入信号转换成系统能接受和处理的数字信号，并传送到数据处理器。的数字信号，并传送到数据处理器。 通常可由模数转换器、译码器、数据选择器和寄存通常可由模数转换器、译码器、数据选择器和寄存器等组成。器等组成。待处理的外部信号可分为模拟量和数字量。待处理的外部信号可分为模拟量和数字量。二、数字系统组成二、数字系统组成输出信号的处理电路输出信号的处理电路，将经过数据处理器运算和处将经过数据处理器运算和处理后的数字信号转换成模拟信号或开关信号，以驱动理后的数字信

47、号转换成模拟信号或开关信号，以驱动执行机构。执行机构。通常由译码器、显示电路、寄存器和数模转换器来通常由译码器、显示电路、寄存器和数模转换器来实现。实现。2 2、输出电路、输出电路二、数字系统组成二、数字系统组成3 3、数据处理器、数据处理器 在控制信号的作用下，完成数据传输、数据转换和在控制信号的作用下，完成数据传输、数据转换和数据运算等任务。数据运算等任务。 例如：数据的串例如：数据的串/ /并行输入和输出、算术运算、逻辑并行输入和输出、算术运算、逻辑运算等。运算等。 通常由寄存器和组合逻辑电路组成。通常由寄存器和组合逻辑电路组成。二、数字系统组成二、数字系统组成4 4、控制器、控制器 整

48、个系统的核心。按照所接收的使能信号和系统内整个系统的核心。按照所接收的使能信号和系统内部条件信号，向系统发出各种控制信号，使系统各部部条件信号，向系统发出各种控制信号，使系统各部分电路按照正确的时序进行工作。分电路按照正确的时序进行工作。 5 5、时钟电路、时钟电路 用来产生系统工作的同步时钟信号，使整个系统在用来产生系统工作的同步时钟信号，使整个系统在时钟信号的作用下，一步一步地按顺序完成各种操作。时钟信号的作用下，一步一步地按顺序完成各种操作。 二、数字系统组成二、数字系统组成复杂数字系统组成框图复杂数字系统组成框图 由控制器将若干个子系统组合起来的总系统。由控制器将若干个子系统组合起来的

49、总系统。 使能信号使能信号 时钟信号时钟信号 条件条件信号信号控控 制制 电电 路路子子系系统统1子子系系统统2子子系系统统n控制控制信号信号二、数字系统组成二、数字系统组成三、数字系统实现方式三、数字系统实现方式 数字系统的实现方式是指基于器件实现数字系统数字系统的实现方式是指基于器件实现数字系统设计的方法设计的方法。数字系统的实现方式：数字系统的实现方式： 通用集成电路方式通用集成电路方式 微处理器方式微处理器方式 全定制方式全定制方式 半定制方式半定制方式 可编程逻辑器件方式可编程逻辑器件方式实现器件：实现器件：基于基于SSISSI、MSIMSI、LSILSI；为传统的实现方式；为传统的

50、实现方式；设计方法：设计方法：采用搭积木的方法进行设计，先用器件搭成采用搭积木的方法进行设计，先用器件搭成 电路板，再由电路板构成系统；电路板，再由电路板构成系统；缺缺 点：点：所实现的系统体积大、重量大、功耗大、生所实现的系统体积大、重量大、功耗大、生 产周期长、成本高、集成度低、可靠性差；产周期长、成本高、集成度低、可靠性差；适用场合：适用场合：通常用于规模小、功能简单的数字系统设计。通常用于规模小、功能简单的数字系统设计。 1 1、基于通用标准集成电路实现数字系统、基于通用标准集成电路实现数字系统 三、数字系统实现方式三、数字系统实现方式 2 2、基于软件组态标准集成电路实现数字系统、基

51、于软件组态标准集成电路实现数字系统 三、数字系统实现方式三、数字系统实现方式 实现器件：实现器件：基于微处理器芯片，依靠软件配置来实现基于微处理器芯片，依靠软件配置来实现 数字系统功能；数字系统功能； 设计方法：设计方法：设计人员可以通过编写程序，实现各种逻设计人员可以通过编写程序，实现各种逻 辑功能；辑功能；缺缺 点：点：系统工作速度较慢；系统工作速度较慢；适用场合：适用场合：通常适合于要求处理速度不是很高的场合通常适合于要求处理速度不是很高的场合。 3 3、基于全定制方式实现数字系统、基于全定制方式实现数字系统 三、数字系统实现方式三、数字系统实现方式 实现器件：实现器件：基于晶体管级的设

52、计方法，可在物理版图基于晶体管级的设计方法，可在物理版图级实现数字系统芯片的设计。级实现数字系统芯片的设计。设计方法：设计方法：根据需要对单元电路的结构、晶体管的参根据需要对单元电路的结构、晶体管的参数及版图的参数进行优化，使每个元件及连接布局布线数及版图的参数进行优化，使每个元件及连接布局布线最紧凑、最合适，达到最佳的性能和最小的芯片尺寸。最紧凑、最合适，达到最佳的性能和最小的芯片尺寸。缺缺 点：点：采用全定制方式可以提高芯片的集成度，采用全定制方式可以提高芯片的集成度，设计出高速度、低功耗、小面积的集成芯片。但设计的设计出高速度、低功耗、小面积的集成芯片。但设计的周期长，查错困难大、设计成

53、本高。周期长，查错困难大、设计成本高。适用场合：适用场合：适合于对性能要求很高或批量很大的芯片。适合于对性能要求很高或批量很大的芯片。 实现方式：实现方式：基于门阵列，是一种约束型设计；基于门阵列，是一种约束型设计；设计方法：设计方法：设计人员选用设计人员选用ICIC厂商提供的基本逻辑单元，确定连线厂商提供的基本逻辑单元，确定连线方式，构成所需要的功能芯片。制造商根据用户所选定的逻辑单元方式，构成所需要的功能芯片。制造商根据用户所选定的逻辑单元和连线方式，对门阵列的连线区进行最后的布线，最终获得用户所和连线方式，对门阵列的连线区进行最后的布线，最终获得用户所需要的芯片；需要的芯片；特特 点：点

54、：设计过程比较简单方便，生产周期短、成本低。但单设计过程比较简单方便，生产周期短、成本低。但单元电路的利用率低，芯片面积大；元电路的利用率低，芯片面积大；适用场合：适用场合：适用于设计周期较短、生产批量小、对芯片性能要求适用于设计周期较短、生产批量小、对芯片性能要求不高的产品设计；不高的产品设计； 4 4、基于半定制方式实现数字系统、基于半定制方式实现数字系统 （1 1）门阵列实现方式）门阵列实现方式 三、数字系统实现方式三、数字系统实现方式 4 4、基于半定制方式实现数字系统、基于半定制方式实现数字系统 （2 2）标准单元实现方式标准单元实现方式 实现方式：实现方式：基于精心设计好的标准单元

55、库；基于精心设计好的标准单元库；设计方法：设计方法：根据需要，从标准库中选取合适的标准单元构成满足根据需要，从标准库中选取合适的标准单元构成满足设计要求的电路，然后调用这些标准单元的版图，并利用自动布局设计要求的电路，然后调用这些标准单元的版图，并利用自动布局布线软件完成电路到版图的设计，最后将符合设计要求的版图或网布线软件完成电路到版图的设计，最后将符合设计要求的版图或网表交给生产厂商进行制作。表交给生产厂商进行制作。特点：特点：设计难度和周期比全定制实现方式要小，能设计出性能较设计难度和周期比全定制实现方式要小，能设计出性能较高、面积较小的芯片。与门阵列方式比，所设计的电路性能、芯片高、面

56、积较小的芯片。与门阵列方式比，所设计的电路性能、芯片利用率及设计灵活性均好于门阵列。但标准单元库投资较大，生产利用率及设计灵活性均好于门阵列。但标准单元库投资较大，生产周期及成本均比门阵列方式高。周期及成本均比门阵列方式高。适用场合：适用场合：适用于性能指标较高而生产批量又较大的芯片设计。适用于性能指标较高而生产批量又较大的芯片设计。 三、数字系统实现方式三、数字系统实现方式 实现方式：实现方式：基于可编程逻辑器件的设计；基于可编程逻辑器件的设计；设计方法：设计方法：利用利用EDAEDA工具，在实验室完成芯片的设计和工具，在实验室完成芯片的设计和制造，一旦发现错误，可以修改设计，重新编程，直到

57、满制造，一旦发现错误，可以修改设计，重新编程，直到满足设计要求；足设计要求；特特 点：点：具有成本低、应用灵活、功能强大、可靠性具有成本低、应用灵活、功能强大、可靠性高、可用简单的开发工具进行设计、硬件设计软件化、资高、可用简单的开发工具进行设计、硬件设计软件化、资风险小、设计周期短、能加快产品的上市时间等；风险小、设计周期短、能加快产品的上市时间等；适用场合：适用场合：适用于电路、系统的研制和开发。适用于电路、系统的研制和开发。 5 5、基于可编程逻辑器件实现数字系统、基于可编程逻辑器件实现数字系统 三、数字系统实现方式三、数字系统实现方式 不同实现方式的综合比较不同实现方式的综合比较设计方式设计效率芯片利用率 工作速度设计出错率可测性可重新设计性全定制最低最高最高最高低最低标准单元中等中等高低中等高门阵列高低中等低中等高可编程逻辑器件最高低低最低最高最高三、数字系统实现方式三、数字系统实现方式 四、四、 数字系统设计方法数字系统设计方法 传统设计方法：传统设计方法： 是一种基于电路板的设计。设计人员用真值表、卡是一种基于电路板的设计。设计人员用真值表、卡诺图、逻辑方程、状态表和状态图来描述系统的逻辑诺图、逻辑方程、状态表和状态图来描述系统的逻辑功能，以电路图来表达设计思想，由通用逻辑器件来功能，以电路图来表达设计思想，由通用逻辑器件来搭成电