晶体管与模拟集成电路基本单元设计PPT教案_第1页
晶体管与模拟集成电路基本单元设计PPT教案_第2页
晶体管与模拟集成电路基本单元设计PPT教案_第3页
晶体管与模拟集成电路基本单元设计PPT教案_第4页
晶体管与模拟集成电路基本单元设计PPT教案_第5页
已阅读5页,还剩27页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、会计学1晶体管与模拟集成电路基本单元设计晶体管与模拟集成电路基本单元设计第1页/共31页第2页/共31页第3页/共31页第4页/共31页Peking University, 2010, JSSC第5页/共31页Peking University, 2010, JSSC第6页/共31页Peking University, 2010, JSSC第7页/共31页有许多共同点,对高速数字集成电路的设计尤其如此。Standard Cell第8页/共31页第9页/共31页第10页/共31页前端设计前端设计后端设计后端设计设计目标设计目标芯片芯片系统级设计系统级设计电路原理图设计电路原理图设计行为级行为级/

2、寄存器级寄存器级/门级门级/晶体管级电路设计与仿真晶体管级电路设计与仿真划分功能模块,系统级仿真划分功能模块,系统级仿真功能与性能指标功能与性能指标电路版图设计电路版图设计后仿真后仿真布局布线,规则验证布局布线,规则验证寄生参数寄生参数测试测试模拟集成电路设计模拟集成电路设计数字集成电路设计数字集成电路设计第11页/共31页结构级结构级系统级系统级晶体管级晶体管级器件物理级器件物理级第12页/共31页模拟电路设计模拟电路设计晶体管级原理图设计晶体管级原理图设计SPICE仿真仿真布局布线布局布线(Layout)物理规则验证物理规则验证(DRC: Design Rule Check)与电路图一致性

3、验证与电路图一致性验证(LVS: Layout vs. Schematic)寄生参数提取寄生参数提取(PE: Parasitical Extraction)后仿真后仿真GDSII文件文件CMOS、双极、双极(Bipolar)、Bi-CMOS第13页/共31页性能指标要求明细表选择合适的电路结构手工计算电路器件参数电路图编辑和修改电路仿真满足指标要求?版图设计和验证满足设计要求?流片和封装测试是是是是否否否否 模拟集成电路设计流程模拟集成电路设计流程图图见右图见右图 ,设计方法可称为设计方法可称为自上至下自上至下的设计方法。的设计方法。 该设计流程可分为该设计流程可分为前端前端设计设计和和后端设

4、计后端设计。通常,。通常,前前端设计端设计包括这个流程图中由包括这个流程图中由上至下的五个方框,即从性上至下的五个方框,即从性能指标明细表到电路仿真以能指标明细表到电路仿真以及判断仿真是否通过;及判断仿真是否通过;后端后端设计设计是从版图设计开始到芯是从版图设计开始到芯片测试过程。片测试过程。 第14页/共31页第15页/共31页第16页/共31页第17页/共31页第18页/共31页第19页/共31页第20页/共31页第21页/共31页第22页/共31页NMOS速度PMOS速度v将将NMOS和和PMOS晶晶体管的体管的速度波动范围速度波动范围限制在由四个角所确限制在由四个角所确定的矩形内。这四个定的矩形内。这四个角分别是:角分别是:快快NMOS与快与快PMOS、慢慢NMOS与慢与慢PMOS、快快NMOS与与慢慢PMOS、慢慢NMOS与快与快PMOS,如右图所示。如右图所示。 第23页/共31页第24页/共31页第25页/共31页第26页

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论