数字电路实验指导2015

1、数字电路实验指导书机械工程与自动化学院机械电子工程系实验一TTL逻辑门电路的逻辑功能测试一、实验目的1掌握各种TTL集成逻辑门的逻辑功能及测试方法。2掌握TTL器件的使用规则。3熟悉数字电路实验装置及使用方法。二、实验预习内容1复习TTL集成逻辑门电路的工作原理。2熟悉实验用各个集成门引脚的功能。3画好实验内容的测试电路及数据记录表格。4阅读TTL集成电路的使用规则。三、实验设备及器件1数字电路实验台2器件：74LS20、74LS00等四、实验原理逻辑门就是实现各种逻辑关系的电路，因其内部组成不同，分为TTL型（晶体管-晶体管逻辑和MOS型（金属氧化物-场效应管集成电路）。这两类门电路中使用中

2、各有特点，但其逻辑符号和完成的逻辑功能是相同的。就TTL逻辑门电路，因其内部结构的特点为输出阻抗低、负载能力强、开关速度高等被广泛使用。五、实验内容1“与非门”逻辑功能测试在数字电路实验箱上选一块四输入端与非门74LS20，按图1接线。四个输入端分别接逻辑开关的输出插口。以提供“0”和“1”电平信号，开关向上为逻辑“1”，向下为逻辑“0”。门的输出端接LED发光二极管组成的逻辑电平显示器的显示插口。LED亮为逻辑“1”，不亮为逻辑“0”。74LS20是四输入与非门，有16个测试项，只对其中五项1111、0111、1011、1101、1110进行检测，就可判断其逻辑功能是否正常。依照表1分别测试

3、与非门的逻辑功能。图1 与非门管脚图、符号图表1 与非门真值表输入输出ABCDY111101111011110011102利用与非门组成其他逻辑门电路选择二输入四与非门74LS00一片组成如下门电路并测试。（1） 组成与门电路用74LS00中任意两个与非门组成图2所示的与门电路，输入接逻辑开关，输出接指示灯LED。拨动逻辑开关，观察指示灯的亮与灭，测试其逻辑功能，结果填入表2中。图2 与门电路连接图表2 与门真值表ABY00011011（2） 组成或门电路用74LS00中任选三个与非门按照图3连接线路，组成或门电路。输入接逻辑开关，输出接指示灯LED。拨动逻辑开关，观察指示灯的亮与灭，测试其逻

4、辑功能，结果填入表3中。图3 或门电路连接图表3 或门真值表ABY00011011（3） 组成异或门电路用74LS00中四片与非门按照图4连接线路，组成异或门电路。输入接逻辑开关，输出接指示灯LED。拨动逻辑开关，观察指示灯的亮与灭，测试其逻辑功能，结果填入表4中。图4 异或门电路连接图表4 异或门真值表ABY00011011六、实验报告要求1整理实验数据并对其进行分析；2与非门不用的输入端应如何处理？3TTL逻辑门的主要缺点是什么？七、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或

5、小圆点标记），从左下角开始逆时针方向以1，2，3依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。八、TTL集成电路使用规则1.接插集成块时，要认清定位标记，不得插反。2.电源电压使用范围为+4.5V+5.5V之间，实验中要求使用VCC=+5V。电源极性绝对不允许接错。3.闲置输入端处理方法（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的

6、逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。（2）直接接电源电压VCC（也可以串入一只110k的固定电阻）或接至某一固定电压（+2.4V+4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。（3）若前级驱动能力允许，可以与使用的输入端并联。4.输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑“0”；当R4.7k时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。5.输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除外）。

7、否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6.输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至VCC，一般取R=35.1k。实验二 组合逻辑电路的设计与测试一、实验目的1进一步掌握各种逻辑门电路。2掌握组合逻辑电路的一般设计方法。3熟悉组合逻辑电路的特点。二、实验预习内容1复习组合逻辑电路设计的有关内容。2识读下列芯片74LS00、74LS20，画出引脚图。3查阅有关逻辑电路的设计资料。三、实验设备及器件1数字电路实验台2万用表3器件：74LS00、74LS20等四、实验原理数字系统中的各种逻辑部件按其结构的工作原理可

8、分为两大类。组合逻辑电路就是其中之一。其特点为：1 从功能看，某时刻电路的输出只决定于该时刻电路的输入信号，而与电路以前的状态无关，即无“记忆”功能；2 从器件上看，仅由门电路组成，不包含记忆元件；3 从结构看，为单向连接，即输出、输入之间无反馈延迟通路。组合逻辑电路的设计，主要以电路简单，器件最少为目标，具体步骤如下：（1） 列表，根据实际设计要求，确定输入变量和输出变量，并按照逻辑功能建立真值表。（2） 写式，由真值表写出逻辑表达式，并化简（用逻辑代数，卡诺图）变换为所需形式。（3） 逻辑图，根据化简后的逻辑关系式画出逻辑图。五、实验设计内容1设计一个半加器。要求选用“与非门”实现。(74

9、LS00)2设计一个全加器。要求选用“与非门”实现。(74LS00、74LS20)3设计一个四人表决电路，三人以上为通过，要求选用“与非门”实现。(74LS20)六、实验设计要求1按照设计内容列写设计过程三步（列表、写式、画出逻辑图）；2根据逻辑图写明设计所用芯片型号及依据；3对设计的电路进行测试，记录测试结果；4认真写好设计体会。实验三 计数器一、实验目的1学习用触发器构成计数器的方法。2学习集成电路的使用及测试方法。3进一步理解和掌握二进制和二十进制的组成。二、实验预习内容1复习计数器有关内容2熟悉二进制计数器的工作原理三、实验仪器及器件1数字电路实验台2器件：74LS160、74LS74

10、四、实验原理计数器是简单而常用的逻辑器件，在计算机和其他数字系统中不仅用于统计输入时脉冲的个数，还用于分频、定时、产生节拍脉冲等。计数器种类很多，按时钟脉冲输入的方式不同，分为同步计数器和异步计数器；按进位体制的不同，分为二进制计数器、十进制计数器和任意进制计数器；按计数的增减趋势又可分加法、减法和可逆计数器。五、实验内容 1二进制异步加法/减计数器选择2片74LS74，用四只D触发器构成四位二进制异步加法计数器，如图1所示；其中RD清“零”端接逻辑开关，CP1接单脉冲，Q1Q4分别接指示灯。图1 二进制异步加法器（1）清零后，RD、SD各接高电平“1”，从CP1逐个送入单脉冲，观察并列表1，

11、记录Q4Q1状态。（2）用CP1改接1Hz连续脉冲，观察Q4Q1的状态。（3）将图1电路中的低位触发器Q端与高一位CP端相连接，构成减法计数器，按实验内容（1）、（2）进行试验，观察并列表1，记录Q4Q1的状态。表1 二进制异步加/减计数器真值表时钟脉冲输出CP脉冲个数0123456789101112131415Q1Q2Q3Q42集成十进制计数器74LS160功能测试74LS160是集成是十进制计数器，具有清零和置数功能，其引脚图及符号如图2所示。用四只JK触发器组成如图2的十进制加法计数器；RD接逻辑开关，Q1Q4分别接指示灯和数码显示插孔A、B、C、D、。 图2 74LS160引脚图、符号图（1）置数、清零功能测试A、B、C、D、RD、LD分别接逻辑开关，CP接单次脉冲，QA、QB、QC、QD接指示灯和数码显示插孔A、B、C、D。置数：令RD=1，DCBA为1010，LD=0，当CP脉冲上升沿到来时观察数码显示，记录于表2中。清零：令LD=1，其他端任意，然后置RD=0，观察QA、QB、QC、QD记录于表2中。表2 置数、清零功能表CPLDRDDCBAQDQCQBQA01X10（2）计数令ET=EP=1,R