数电课设――多路数字定时抢答器设计仿真与制作_图文

1、课程设计任务书学生姓名:专业班级:电信1406班指导教师:工作单位:信息工程学院题目: 多路数字定时抢答器设计仿真与制作初始条件:本课程设计,要求用集成电路:74LSl48,74LS279,74LS48,74LSl92,NE555,74LS00,74LSl21 和其它器件等,实现八路定时抢答功能。用蜂鸣器作声电器件,工作电源Vcc 为+5V。要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求1、课程设计工作量:1 周内完成多路数字定时抢答器电路的设计、仿真、装配与调试。2、技术要求: 可同时供8名选手(或代表队参赛,其编号分别是0到7,各用一个抢答按钮,按钮的编号与

2、选手的编号相对应。给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯和抢答的开始。抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提示;同时封锁输入电路,禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30秒。当主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间0.5秒左右。参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时

3、间,并保持到主持人将系统清零为止;如果定时抢答的时间已到,而没有选手抢答时,本次抢答无效,系统进行短暂的报警,并封锁输入电路,禁止选手超时后抢答,定时显示器上显示00。确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。3、查阅至少5 篇近5 年参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。时间安排:1第1-2 天,查阅相关资料,学习设计原理。2第3-4 天,方案选择和电路设计仿真。3第4-5 天,电路调试和设计说明书撰写。4第6 天,上交课程设计成果及报告,同时进行答辩。指导教师签名:

4、年月日系主任(或责任教师签名:年月日摘要 (11.绪论 (22.设计的目的及要求 (32.1设计目的 (32.2功能要求 (33.设计方案与原理 (44.电路设计 (54.1单元电路设计 (54.1.1抢答电路设计 (54.1.2定时电路设计 (84.1.3报警电路设计 (114.1.4控制电路设计 (134.2抢答器整体电路设计 (165.电路仿真 (186.电路的焊接与调试 (206.元件清单 (227.心得体会 (23参考文献 (24附录 (25本次设计采用74系列常用集成芯片和其它器件,完成多路数字定时抢答器的设计与制作。该抢答器具有抢答、定时、报警三个功能。当主持人将开关置于“清零”

5、位置时,抢答器处于禁止状态,同时给定时器预设抢答时间。当主持人打开开关时,报警器发声提示抢答开始,抢答器处于工作状态,定时器开始在脉冲的触发下倒计时,如有选手在预设的抢答时间内按下抢答键,选手显示器显示选手编号,报警器发声提示有选手抢答;如无选手在预设的抢答时间内抢答,定时器倒计时至零,报警器发声提示抢答时间截止,并封锁抢答器。当选手抢答并回答完毕或定时器倒计时至零时,主持人控制开关至“清零”位置,电路回复禁止工作状态。关键词:抢答器,多路,定时,报警AbstractThis design uses 74 series of common integrated chips and other

6、devices, complete the design and manufacture of multi-channel digital timing responder.The responder has the answer, timing, alarm function three. When the moderator will switch under the clear position, the responder in the forbidden state, also makes the timer preset vies to answer first time. Whe

7、n the host when the switch is on, the alarm sound prompt answer in the beginning, the responder is in working state, the timer begins in the pulse trigger countdown, if players in the default answer in time, press the answer key, players display show contestant numbers, the alarm sound show contesta

8、nt vies to answer first; if no player in the preset vies to answer first time vies to answer first, timer countdown to zero, alarm sound prompt answer deadline, and the blockade of the responder. When the contestant vies to answer first and answer complete or timer countdown to zero, the host contro

9、l switch to the clear position, a circuit back work disabled state.Keywords: responder, multiplex, timing, alarm1.绪论抢答器是一种应用非常广泛的电子电器设备,在各种抢答场合,竞赛中,它能迅速客观地分辨出最先获得发言权的选手以及实现设定发言时间、记录分数等功能。早期的抢答器只由几个三极管、可控硅、发光管等组成,能通过发光管的指示辨认出选手号码,现在大多数抢答器均使用单片机和数字集成电路,并增加了许多新的功能,如选手号码显示、抢答前或抢答后的计时、选手得分显示等功能。抢答器在生活中应用

10、极其广泛,作为电工类的学生,理解抢答器的原理并制作抢答器,具有极高的现实意义。本次设计利用集成芯片设计出八路数字定时抢答器,抢答器具有抢答、定时、报警三个功能,满足在小型场合八人在预设时间内进行抢答的要求。2.设计的目的及要求2.1设计目的本课程设计的目的是用74系列集成电路和其它器件等设计并制作八路定时抢答器,并用蜂鸣器作声电器件。2.2功能要求1.可同时供 8 名选手(或代表队参赛,其编号分别是 0 到 7,各用一个抢答按钮按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯和抢答的开始。2.抢答器具有数据锁存和显示的功能。抢答开始后,若有选手

11、按动抢答按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提示;同时封锁输入电路,禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。3.抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如 30 秒。当主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间 0.5 秒左右。4.参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止;如果定时抢答的时间已到,而没有选手抢答时,本次抢答无效,系统进行短暂的报警,并封锁输入电路,禁止选手超

12、时后抢答,定时显示器上显示 00。3.设计方案与原理方案原理框图如下: 图 1方案原理框图工作原理:整个电路分为抢答电路、定时电路、报警电路、控制电路四个部分,由控制电路协调各功能电路之间的工作。接通电源后,主持人将开关置于“清零”位置,抢答器处于禁止状态,编号显示器灭灯,定时器预设时间;主持人将开关打开,抢答器处于工作状态,定时器倒计时,扬声器给出声提示。当选手在定时时间内按动抢答按钮时,抢答器完成四项工作:优先编码电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示编号;扬声器发出短暂响声,提醒节目主持人注意;控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答;控

13、制电路使定时器停止工作,定时显示器上显示剩余的抢答时间,并保持到主持人将系统清零为止。当选手将问题回答完毕,主持人再次将开关置于“清零”位置,系统恢复到禁止工作状态,以便进行下一轮抢答。当定时器倒计时至零,却没有选手抢答时,报警器报警,抢答电路封锁,禁止选手超时后抢答。方案有控制电路部分,能通过控制电路协调各功能电路工作。由上述可见,此方案能更好地满足设计要求,故本设计采用此方案。4.电路设计4.1单元电路设计4.1.1抢答电路设计抢答电路由优先编码器74LS148、锁存器74LS279、译码器74LS48等集成电路和按键开关、电阻、数码管组成,下面先说明集成电路的工作原理,再说明抢答电路的工

14、作原理。 1.集成电路工作原理(174LS148优先编码器工作原理74LS148是8-3线优先编码器,其管脚图及功能表如下: 图 2 74LS148引脚图表 1 74LS148功能表如图表所示,EI为74LS 148优先编码器的使能输入端,低电平有效;7I -0I 为输入端;2Y -0Y 为输出端;0E 为使能输出端,高电平有效;GS 为扩展输出端,是控制标志,当GS =0表示编码输出,GS =1表示不是编码输出。(274LS279锁存器的工作原理输入 输出EI0I1I 2I3I 4I 5I6I7I 2Y 1Y0Y GS0E1 1 1 11 1 0 11 111111 1 1 1 1 0 0

15、0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 1 01111111111174LS279锁存器为4个S R 锁存器,其管脚图及功能表如下: 图 3 74LS279引脚图 表 2 74LS279真值表如图表所示,当S =0,R =1时,Q=1;当S =1,R =0时,Q=0;当S =R =1时,Q 被锁存在已建立的电平中;当S =R =0时Q 为不稳定的高电平状态。(374

16、LS48译码器74LS48为BCD-7段译码显示器驱动器,其管脚图和动能表如下: 图 4 74LS48引脚图表3 74LS48真值表输入输出RSQ 00 1 1 0 1 0 1 0 11保持如图表所示,BI /RBO 为消隐输入端(低电平有效,LT 为灯测试输入端(低电平有效,RBI 为脉冲消隐输入端(低电平有效。当LT =1,RBI =1,BI =1,DCBA 输入二进制数据时正常译码。当LT =0,无论其他输入为何种状态,a g 全输出,显示“8”;当BI =0时,a g 全为0,数码管无显示。 2.抢答器工作原理抢答器电路图如图6所示,主要完成两个功能:一是分辨出选手按键的先后,并锁存电

17、平信号,并通过译码显示电路显示编号;二是在有选手抢答后禁止其他选手的抢答。抢答器工作原理:(1主持人将开关置于“清零”位置,即主持人开关闭合时,优先编码器EI 端输入低电平使能,优先编码器正常工作,八个输入端皆输入高电平,三个输出端及GS 端输出高电平;74LS279锁存器的四个RS 触发器的端R 输入低电平,S 端输入高电平,Q 端皆输出低电平;74LS48译码器的BI 端输入低电平,译码器不工作,显示器消隐。(2主持人打开开关时,优先编码器和锁存器同时处于工作状态,锁存器的四个R 输入端输入高电平,S 端输入高电平,RS 触发器保持输出低电平,译码器仍不工作,显示器消隐。抢答器处于等待工作

18、状态。当有选手按下抢答器时,如编号6的选手按下抢答器,优先编码器6I =0,012A A A =110,锁存器4Q3Q2Q=110,译码器DCBA=0110,经74LS48译码后,显示器显示“6”。此外,优先编码器GS =0,锁存器1Q=1,经控制电路输入优先编码器EI =1,优先编码器不能工作,进而禁止其他选手的抢答信号输入抢答器,即禁止其他选手抢答。(3待抢答选手回答完毕,主持人再次将开关置于“清零”端,显示器消隐,抢答输入输出LTRBIDBCA BIabcdefg 显示 1 1 0000 1 1111110 0 1 0001 1 0110000 1 1 0010 1 1101101 2

19、1 0011 1 1111001 3 1 0100 1 0110011 4 1 0101 1 1011011 5 1 0110 1 0011111 6 1 0111 1 1110000 7 1 1000 1 1111111 8 1 1001 1 1111011 9 0 1 1111111 8(亮灯 0 0000000 消隐 100000000000 消隐电路复位。以6号选手抢答为例,抢答器仿真结果如下图所示。 图 5 抢答器电路图4.1.2定时电路设计定时电路由加减计数器74LS192、74LS48译码器、定时器555和电容、电阻、数码管组成,下面先说明集成电路及秒脉冲产生电路的工作原理,再说

20、明定时电路的工作原理。1.集成电路的工作原理(174LS192加减计数器工作原理74LS192是具有置数和清零功能的同步十进制减计数器,其引脚图和真值表如下: 图 6 74LS192引脚图表 4 74LS192真值表输入 输出MR PL U CP D CPP3 P2 P1 P0 Q3 Q2 Q1 Q01 0 0 0 0 0 0 d c b a d c b a0 1 1 加计数 01 1 减计数P 0,P 1,P 2,P 3为预置数输入端;Q 0,Q 1,Q 2,Q 3为计数数据输出端;U CP 为加计数时钟的输入端;D CP 为减计数时钟的输入端;D T C 为借位输出端;U TC 为进位输出

21、端。工作原理:R=0,PL =1,时钟从U CP 脚输入,在其上升沿的作用下加计数;R=0,PL =1,时钟从D CP 脚入,在下降沿的作用下减计数;R=0,PL =0,预置数据P0-P3,01230123P P P P Q Q Q Q =;R=1,无条件复位。(274LS48译码器 工作原理见4.1.1。 2.秒脉冲产生电路的工作原理秒脉冲产生电路由定时器555及其外围电路组成,其电路图如图7所示。定时器555的3脚输出脉冲,其计数脉冲周期22(21211Ln C R R T +=,据电路参数可计算得s T 1,符合设计要求。 其仿真结果如图8所示。R4DC7Q 3G N D1V C C8T

22、R 2TH6CV5U8555R1120kC110uFC20.01uFR1268kA B C D图 7 秒脉冲产生电路图 图 8 脉冲产生电路仿真结果图3.定时电路工作原理定时电路电路图如图10所示。定时电路主要接收秒脉冲电路输出的脉冲实现抢答倒计时,同时输出端与控制电路相连,实现时序控制。电路图下面三个元件组合,计数器DCP脚输入秒脉冲,实现个位倒计时,上面三个元件组合,计数器DCP脚与下方计数器借位端相连,实现十位倒计时。 图 9 定时电路图工作原理:(1主持人开关置于“清零”位置,即主持人开关闭合时,R=0,PL =0,上方计数器01230123P P P P Q Q Q Q =0011,

23、下方计数器01230123P P P P Q Q Q Q =0000,即向定时电路预置抢答时间30s 。(2主持人打开开关,R=0,PL =1,时钟脉冲从D CP 脚入,在下降沿的作用下减计数,倒计时时间显示在数码管上,如有选手抢答,锁存器1Q 端输出低电平,并通过控制电路使D CP 脚输入低电平,计数器停止计数并显示此时的倒计时时间;如无选手抢答,且定时器倒计时至零,数码管显示“00”,十位74LS192计数器D T C 输出低电平,通过控制电路封锁抢答器。4.1.3报警电路设计报警电路由单稳态触发器74LS121、电容、电阻、蜂鸣器、三极管组成,下面先说明集成电路的工作原理,再说明报警电路

24、的工作原理。1.集成电路的工作原理(1单稳态触发器74LS121工作原理74LS121为采用上升沿或下降沿触发的单稳态电路,内部触发器TR 的逻辑表达式为B A A TR 21(+=,它的引脚图及真值表如下: 图 10 74LS121引脚图表 5 74LS121真值表 2.报警电路工作原理报警电路图如图11所示。报警电路主要由74LS121输入端接收主持人控制开关、优先编码器、计时器变化时产生的脉冲,使Q端输出低电平,PNP三极管导通,此时蜂鸣器有电流流过,从而发声。74LS121脉冲宽度T=RCln2,取图示参数,T 0.5s,符合设计要求。 图 11 报警电路图工作原理:(1如图所示,主持

25、人控制开关处接入右边74LS121的B脚,74121的A1、A2脚接地,当主持人开关由闭合变为打开时,B脚输入的电平由低电平变为高电平,参照74LS121真值表最后一行,Q脚输出负脉冲,PNP三级管在负脉冲时导通,蜂鸣器发声提示抢答开始。(2如电路图所示,优先编码器EO脚通过与非门接入左边74LS121的A1脚,计时器的T C脚接入左边74LS121的A2脚,74LS121的B脚接高电平。有选手抢答时,EO脚由D低电平变为高电平,A1脚输入由高电平变为低电平,A2脚为高电平,参照74LS12真值表第六行,此时Q脚输出负脉冲,PNP三级管在负脉冲时导通,蜂鸣器发声提示有选手抢答。(3如电路图所示

26、,优先编码器EO脚通过与非门接入左边74LS121的A1脚,计时器的TC脚接入左边74LS121的A2脚,74LS121的B脚接高电平。无选手抢答且计时器倒计D时至零时,TC脚由高电平变为低电平,A2脚输入由高电平变为低电平,参照74LS12真D值表第五行,此时Q脚输出负脉冲,PNP三级管在负脉冲时导通,蜂鸣器发声提示抢答时间截止,禁止抢答。4.1.4控制电路设计控制电路由三输入与门74LS11、两输入与非门74LS00组成,实现协调各部分电路工作的功能。1.集成芯片(174LS11的逻辑表达式为ABCY , 其引脚图及真值表如下: 图12 74LS11引脚图表 6 74LS11真值表(274

27、LS00的逻辑表达式为AB Y =,其引脚图及真值表如下: 图 13 74LS00引脚图表 7 74LS00真值表2.控制电路基本原理 控制电路图如图14所示。控制电路主要通过74LS11、74LS00两个集成芯片控制抢答电路、定时电路之间协调工 作。因控制电路与各功能电路联系紧密,故将整体电路图展出,以便于叙述控制电路原理。抢答器整体电路图如图15所示。输入输出ABC Y 0 0 0 0 1111 输入输出A B Y 0 0 1 0 1 1 1 0 1 11 图 14 控制电路图 图 15 抢答器整体电路图工作原理:(1当主持人闭合开关时,三与门B输入001,输出0,使抢答电路译码器不能工作

28、,抢答数码管消隐;同时三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入三与门A及与非门B,使秒脉冲能输入到定时电路且优先编码器能正常工作。(2当主持人打开开关时,三与门B输入110,输出0,使抢答电路译码器不能工作,抢答数码管消隐;同时三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入三与门A及与非门B,使秒脉冲能输入到定时电路且优先编码器能正常工作。(3当有人进行抢答时,三与门B输入111,输出1,使抢答电路译码器正常工作,抢答数码管显示选手编号;同时三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入三与门A及与非门B,三与门A输出0,定时器停止倒计时,优先编

29、码器禁止工作。(4当无人抢答且倒计时倒计至零时,计时器的T C脚输出低电平,输入三与门A及D与非门B,三与门A及与非门B输出1,禁止计时器工作,并封锁优先编码器。4.2抢答器整体电路设计抢答器整体电路图如图16所示。 图 16 抢答器整体电路图抢答器整体电路原理:选手的编号分别为0-7,分别对应优先编码器的0I7I,抢答后显示器上显示的分别是0、1、2、3、4、5、6、7。(1当主持人开关置于“清零”的位置时,输出低电平,定时电路预置抢答时间30s。 74LS279锁存器的四个RS触发器的端R输入低电平,S端输入高电平,Q端皆输出低电平,故三与门B输入000,输出0,74LS48译码器的BI端

30、输入低电平,译码器不工作,显示器消隐。三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入三与门A,使秒脉冲能输入到定时电路。三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入与非门B,优先编码器EI端输入低电平使能,优先编码器正常工作,八个输入端皆输入高电平,三个输出端及GS端输出高电平。(2主持人开关打开时,输出高电平,优先编码器和锁存器同时处于工作状态,锁存器的四个R输入端输入高电平,S端输入高电平,RS触发器保持输出低电平,三与门B输入110,输出0,三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入三与门A使秒脉冲能输入到定时电路,个位计数器R=0,PL=

31、1,时钟脉冲从DCP脚入,在下降沿的作用下减计数,倒计时时间显示在数码管上。三与门B输出接入与非门A,与非门A输出1,与非门A的输出接入与非门B,优先编码器EI端输入低电平使能,优先编码器处于待工作状态。主持人控制开关处接入右边74LS121的B脚,74121的A1、A2脚接地,当主持人开关由闭合变为打开时,B脚输入的电平由低电平变为高电平,参照74LS121真值表最后一行, Q脚输出负脉冲,PNP三级管在负脉冲时导通,蜂鸣器发声提示抢答开始。(3主持人开关打开,有选手抢答时,选手抢答信号经优先编码器、锁存器、译码器至显示管显示对应的选手编号。此外,优先编码器GS=0,锁存器1Q=1,经控制电

32、路输入优先编码器EI=1,优先编码器不能工作,进而禁止其他选手的抢答信号输入抢答器,即禁止其他选手抢答。74LS148的EO脚由低电平变为高电平,74LS121的A1脚输入由高电平变为低电平, A2脚为高电平,参照74LS12真值表第六行,此时Q脚输出负脉冲,PNP三级管在负脉冲时导通,蜂鸣器发声提示有选手抢答。(4无选手抢答,倒计时倒计至零时,定时器数码管显示“00”,十位74LS192计数器TC输出低电平,通过控制电路封锁抢答器。D计数器的TC脚由高电平变为低电平,74LS121的A2脚输入由高电平变为低电平,参D照74LS12真值表第五行,此时Q脚输出负脉冲,PNP三级管在负脉冲时导通,

33、蜂鸣器发声提示抢答时间截止,禁止抢答。(5待抢答选手回答完毕,主持人再次将开关置于“清零”端,定时器预置抢答时间30s,显示器消隐,抢答电路复位。5.电路仿真1.主持人开关置于“清零”的位置时,抢答显示器消隐,定时器预置抢答时间30s,电路仿真如图17所示。 图 17 电路仿真12.主持人打开开关,蜂鸣器发声提示抢答开始,定时器开始倒计时,电路仿真如图18所示。 图 18 电路仿真23.有选手抢答时,蜂鸣器发声提示有选手抢答,抢答显示器显示抢答选手编号,定时器停止倒计时,电路仿真如图19所示。 图 19 电路仿真34.无选手抢答,定时器倒计时至零,蜂鸣器发声提示抢答时间截止,电路仿真如图20所

34、示。 图 20 电路仿真4由电路仿真图可知,仿真电路符合设计要求,证明设计电路可行。6.电路的焊接与调试依整体电路图焊接实物,按设计原理对焊接实物进行调试。1.主持人开关闭合时,抢答显示器消隐,定时器预置抢答时间30s,电路实物如图21所示。 图 21 电路实物图12.主持人打开开关,蜂鸣器发声提示抢答开始,定时器开始倒计时,电路实物如图22所示。 图 22 电路实物图23.有选手抢答时,蜂鸣器发声提示有选手抢答,抢答显示器显示抢答选手编号,定时器停止倒计时,电路实物如图23所示。 图 23 电路实物图34.无选手抢答,定时器倒计时至零,蜂鸣器发声提示抢答时间截止,电路实物如图24所示。 图

35、24电路实物图4由电路实物图知,电路实物符合设计要求,本次设计完成设计任务。6.元件清单序号型号名称数量备注1 74LS279 锁存器 1 工作电压5V2 74LS148 优先编码器 1 工作电压5V3 74LS48 七段译码显示器 3 工作电压5V4 / 共阴极七段数码显示管 3 工作电压5V5 74LS192 十进制可逆计数器 2 工作电压5V6 NE555 555计时器 1 工作电压5V7 74LS121 非重复触发单稳态触发器 1 工作电压5V8 74LS00 两输入与非门 1 工作电压5V9 74LS11 三输入与门 1 工作电压5V10 8550 三极管 1 工作电压5V11 R1

36、-R10 1K10 用于抢答器电路12 R11 20K 1 连接NE555的7脚与8脚13 R12 68K 1 连接NE555的6脚与7脚14 R13、R15 75K 2 用于报警电路15 R14、R16 1K 2 用于报警电路16 C1 0.01uF 1 连接NE555的5脚与地17 C2 10uF 2 接NE555的6脚与地18 C3、C4 10uF 1 用于报警电路19 S0S7 按键开关8 供选手抢答20 S8 单刀双掷开关 1 主持人开关21 / 蜂鸣器 2 5V武汉理工大学数字电子技术基础课程设计说明书 7.心得体会 本次课程设计是在数字电子技术基础这门课程的考试之后，本来考完数电

37、，我对 自己掌握的数电知识还是蛮自信的，但真到抽好课设题目准备设计电路时，我才发现自己 所学甚浅。抢答器这个课题数电实验是做过的，当时数电实验电路只包括抢答这一功能， 电路相对很简单，可行度极高。但本次设计不仅要求抢答电路，还要求有定时电路、报警 电路，实话说，当时拿到这个题目，看到有这么多的设计要求，我想换个设计题目，但后 来想想每个题目都不易，坚持总会有结果，便这么坚持了下来。 我是从设计分电路开始本次课程设计的，最开始，设计抢答电路与定时电路，这两个 电路在数电实验中做过，虽然芯片多了些，对着功能表还是轻松地设计出来。设计到报警 电路就出了些小问题，不知道该怎么触发使蜂鸣器响确定的时间，

38、后来查查触发器的功能 表，再查查网上的设计电路，报警电路就出来了。设计电路时最大的问题是如何让各个功 能电路协调工作，比如说有选手抢答时，优先编码器得封锁，定时器倒计时需停止，蜂鸣 器也得发声，这不是简单的单路反馈，而是多路并行反馈，需全方面考虑电路各个方面的 情况，选择合适而简单的门电路使各功能电路协调工作。最后，我在三个基本功能可以实 现的基础上添加了控制电路，使各功能电路协调工作。设计控制电路时，我学会的是坚持 思考，这样不行，就再换另一种方法，只要坚持，总会出结果的。 设计出合适的电路图，仿真正确，焊接实物可以实现全部功能，那一瞬是开心雀跃的， 所有的努力都不会白费，只要坚持，目标一定可以实现