存储器半导体M(级)

1、第二节第二节 半导体存储器半导体存储器工艺工艺双极型双极型MOSMOS型型TTLTTL型型ECLECL型型速度很快、速度很快、功耗大、功耗大、容量小容量小电路结构电路结构PMOSPMOSNMOSNMOSCMOSCMOS功耗小、功耗小、 容量大容量大工作方式工作方式静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）： 依靠双稳态电路内部交叉反馈的机依靠双稳态电路内部交叉反馈的机制存储信息。制存储信息。（动态（动态MOSMOS型）：型）： 依靠电容存储电荷的原理存

2、储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存。作主存。（静态（静态MOSMOS除外）除外）4.2.1 4.2.1 静态静态MOSMOS存储单元与存储芯片存储单元与存储芯片1.1.六管单元六管单元（1 1）组成）组成T1T1、T3T3：MOSMOS反相器反相器VccVcc触发器触发器T3T3T1T1T4T4T2T2T2T2、T4T4：MOSMOS反相器反相器T5T5T6T6T5T5、T6T6：控制门管：控制门管Z ZZ Z：字线，：字线，选择存储单元选择存储单元位线，

3、位线，完成读完成读/ /写操作写操作W WW WW W、W W：（2 2）定义）定义“0”“0”：T1T1导通，导通，T2T2截止；截止；“1”“1”：T1T1截止，截止，T2T2导通。导通。（3 3）工作）工作T5T5、T6T6Z Z：加高电平，加高电平，高、低电平，写高、低电平，写1/01/0。（4 4）保持）保持只要电源正常，保证向导通管提供电流，便能维持一管导只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，通，另一管截止的状态不变，称称静态静态。VccVccT3T3T1T1T4T4T2T2T5T5T6T6Z ZW WW W导通，选中该单元。导通，选中该单元。

4、写入：写入：在在W W、W W上分别加上分别加读出：读出：根据根据W W、W W上有无上有无电流，读电流，读1/01/0。Z Z：加低电平，加低电平， T5T5、T6T6截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。2.2.存储芯片存储芯片例例.SRAM.SRAM芯片芯片21142114（1K1K4 4位）位）外特性：外特性：静态单元是非破坏性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。地址端：地址端：21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2

5、CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）数据端：数据端： D3D3D0D0（入（入/ /出）出）控制端：控制端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地4.2.2 4.2.2 动态动态MOSMOS存储单元与存储芯片存储单元与存储芯片1.1.四管单元四管单元（1 1）组成）组成T1T1、T2T2：记忆管：记忆管C1C1、C2C2：柵极电容：柵极电容T3T3、T4T4：控制

6、门管：控制门管Z Z：字线：字线位线位线W W、W W：（2 2）定义）定义“0”“0”：T1T1导通，导通，T2T2截截止止“1”“1”：T1T1截止，截止，T2T2导通导通T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2（C1C1有电荷，有电荷，C2C2无电荷）；无电荷）；（C1C1无电荷，无电荷，C2C2有电荷）。有电荷）。（3 3）工作）工作Z Z：加高电平，加高电平，T3T3、T4T4导通，选中该单元。导通，选中该单元。2.2.单管单元单管单元（1 1）组成）组成（4 4）保持）保持T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2写入：写入：在在W

7、 W、W W上分别加上分别加高、低电平，写高、低电平，写1/01/0。读出：读出：W W、W W先预充电至先预充电至再根据再根据W W、W W上有无电流，上有无电流，高电平，断开充电回路，高电平，断开充电回路，读读1/01/0。Z Z：加低电平，加低电平，T3T3、T4T4截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），需定期向电容补充电荷（动态刷新），称称动态动态。 四管单元是非破坏性读出，读出过程即实现刷新。四管单元是非破坏性读出，读出过程即实现刷新。C C：记忆单元：记忆单元C CW WZ ZT TT T：控制门管：控制门管Z Z：字线：

8、字线W W：位线：位线3.3.存储芯片存储芯片（2 2）定义）定义（4 4）保持）保持写入：写入：Z Z加高电平，加高电平，T T导通，导通，在在W W上加高上加高/ /低电平，写低电平，写1/01/0。读出：读出：W W先预充电，先预充电，根据根据W W线电位的变化，读线电位的变化，读1/01/0。断开充电回路。断开充电回路。Z Z：加低电平，加低电平，T T截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。单管单元是破坏性读出，读出后需重写。单管单元是破坏性读出，读出后需重写。“0”“0”：C C无电荷，电平无电荷，电平V0V0（低）（低）C CW WZ ZT T外特性：外特

9、性：“1”“1”：C C有电荷，电平有电荷，电平V1V1（高）（高）（3 3）工作）工作Z Z加高电平，加高电平，T T导通，导通，例例.DRAM.DRAM芯片芯片21642164（64K64K1 1位）位）地址端：地址端：21642164（64K64K1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A7A0A0（入）（入）数据端：数据端：DiDi（入）（入）控制端：控制端：片选片选写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地空闲空闲/ /刷新刷新 Di WE RAS A0

10、 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分时复用，提供分时复用，提供1616位地址。位地址。DoDo（出）（出）行地址选通行地址选通RASRAS列地址选通列地址选通CASCAS：=0=0时时A7A7A0A0为行地址为行地址高高8 8位地址位地址：=0=0时时A7A7A0A0为列地址为列地址低低8 8位地址位地址1 1脚未用，或在新型号中用于片内自动刷新。脚未用，或在新型号中用于片内自动刷新。4.2.3 4.2.3 半导体存储器逻辑设计半导体存储器逻辑设计需解决：需解决：芯片的选用、芯片的选用、例例1.1.用用21142114（1K1K4 4）SRAMSRAM芯片组成容量

11、为芯片组成容量为4K4K8 8的存储器。地址总线的存储器。地址总线A15A15A0A0（低）（低）, ,双向数据双向数据总线总线D7D7D0D0（低）（低）, ,读读/ /写信号线写信号线R/WR/W。给出芯片地址分配与片选逻辑给出芯片地址分配与片选逻辑, ,并画出并画出M M框图。框图。1.1.计算芯片数计算芯片数动态动态M M的刷新、的刷新、（1 1）先扩展位数，再扩展单元数。）先扩展位数，再扩展单元数。主存的组织主存的组织涉及：涉及：主存的校验。主存的校验。地址分配与片选逻辑、地址分配与片选逻辑、信号线的连接。信号线的连接。 2 2片片1K1K4 4 1K1K8 8 4 4组组1K1K8

12、 8 4K4K8 8 8 8片片 M M的逻辑设计、的逻辑设计、存储器寻址逻辑存储器寻址逻辑2.2.地址分配与片选逻辑地址分配与片选逻辑（2 2）先扩展单元数，再扩展位数。）先扩展单元数，再扩展位数。 4 4片片1K1K4 4 4K4K4 4 2 2组组4K4K4 4 4K4K8 8 8 8片片 芯片内的寻址系统芯片内的寻址系统( (二级译码二级译码) )芯片外的芯片外的地址分配地址分配与与片选逻辑片选逻辑为芯片分配哪几位地址，为芯片分配哪几位地址，以便寻找片内的存储单以便寻找片内的存储单元元由哪几位地址形由哪几位地址形成芯片选择逻辑，成芯片选择逻辑，以便寻找芯片以便寻找芯片存储空间分配：存储

13、空间分配：4KB4KB存储器在存储器在1616位地址空间（位地址空间（64KB64KB）中占据）中占据任意连续区间。任意连续区间。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址寻址：寻址：4KB4KBA A1515A A1212A A1111A A1010A A9 9AA0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01

14、 1 1 1 0 0 0 01 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10103.3.连接方式连接方式（1 1）扩展位数）扩展位数4 1K4 1K4410 1K4 1K4410 1K4 1

15、K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）扩展单元数）扩展单元数 （3 3）连接控制线）连接控制线（4 4）形成片选逻辑电路）形成片选逻辑电路某半导体存储器，按字节编址。其中，某半导体存储器，按字节编址。其中，0000H0000H 07FFH07FFH为为ROMROM区，选用区，选用EPROMEPROM芯片芯片（2KB/2KB/片）；片）；0800H0800H13FFH13FFH为为RAMRAM区，选用区，选用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片

16、）。地址总线片）。地址总线A15A15A0A0（低）。给出地址分配和片选逻辑。（低）。给出地址分配和片选逻辑。例例2.2.1.1.计算容量和芯片数计算容量和芯片数ROMROM区：区：2KB 2KB RAMRAM区：区：3KB 3KB 存储空间分配：存储空间分配：2.2.地址分配与片选逻辑地址分配与片选逻辑先安排大容量芯片（放地址先安排大容量芯片（放地址低端），再安排小容量芯片。低端），再安排小容量芯片。便于拟定片选逻辑。便于拟定片选逻辑。共共3 3片片 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9AA0 00 0 00 0 0 0 0 0 0

17、 0 00 00 0 00 0 0 0 0 0 0 1 11 1 0 0 00 0 0 0 1 0 1 1 11 1 0 0 00 0 0 1 0 0 1 0 0 1 11 1 0 0 00 0 0 0 1 0 1 0 00 0 0 0 00 0 0 1 0 0 1 0 0 0 00 0低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A

18、1111A A1212A A11115KB5KB需需1313位地位地址寻址寻址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAMA A1010A A1515A A1414A A1313为全为全0 04.2.4 4.2.4 动态存储器的刷新动态存储器的刷新1.1.刷新定义和原因刷新定义和原因定定义：义：刷新。刷新。动态存储器依靠电容电荷存储信息。平时无电源动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。补充电荷，以保持信息不变。定期向电容补充电荷定期向电容补充电荷原因：原因：注意注意刷新刷新与与重写重写的区别。的区别。破坏性读出破坏性读出后重写，以恢复原来的信息。后重写，以恢复原来的信息。2.2.最大刷新间隔最大刷新间隔在此期间，必须对所有动态单元刷新一遍。在此期间，必须对所有动态单元刷新一遍。非破坏性读出非破坏性读出的动态的动态M M，需补充电荷以保持原来的信息。，需补充电荷以保持原来的信息。2ms2ms。3.3.刷新方法刷新方法按行读。按行读。刷新一行所用的时间刷新一行所用的时间刷新周期刷新周期 （存取周期）（存取周期）刷新一块芯片所需的刷新一块芯片所需的刷新周期数刷新周期数由芯片矩阵的由芯片矩阵的行数行数决定。决定。对主存的访问