计算机组成原理课件第6章

1、主讲教师 庄春兴26.1总线的概念和结构形态总线的概念和结构形态6.2总线接口总线接口6.3总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式6.4PCI总线总线6.5ISA总线和总线和Future+总线总线36.1.1 总线的基本概念总线的基本概念 总线总线(Bus)是构成计算机系统的互连机构，是多是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的个系统功能部件之间进行数据传送的公共通路公共通路。一个单处理器系统中的总线，大致分为三类：一个单处理器系统中的总线，大致分为三类：(1)内部总线内部总线：CPU内部连接各寄存器及运算部内部连接各寄存器及运算部件之间的总线。件

2、之间的总线。 (2)系统总线系统总线：CPU同计算机系统的其他高速功同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。能部件，如存储器、通道等互相连接的总线。 (3)I/O总线总线：中、低速：中、低速I/O设备之间互相连接的设备之间互相连接的总线。总线。4物理特性物理特性：指总线的物理连接方式，包括总线的根数，总线的：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。插头、插座的形状，引脚线的排列方式等。功能特性功能特性：描述总线中每一根线的功能。如：描述总线中每一根线的功能。如： 地址总线地址总线(AB)其宽度可表明地址空间范围其宽度可表明地址空

3、间范围 数据总线数据总线(DB)-其宽度可表明一次读写的二进制位数其宽度可表明一次读写的二进制位数 控制总线控制总线(CB)- 包括各种控制命令包括各种控制命令(如存储器读写、如存储器读写、I/O读读写写)、请求信号与仲裁信号、中断请求与应答等。、请求信号与仲裁信号、中断请求与应答等。电气特性电气特性：定义每一根线上信号的传递方向及有效电平范围。：定义每一根线上信号的传递方向及有效电平范围。送入送入CPU的信号叫输入信号的信号叫输入信号(IN)，从，从CPU发出的信号叫输出信发出的信号叫输出信号号(OUT)。时间特性时间特性:定义了每根线在什么时间有效。规定了总线上各信号定义了每根线在什么时间

4、有效。规定了总线上各信号有效的时序关系，有效的时序关系，CPU才能正确无误地使用。才能正确无误地使用。1.总线的特性总线的特性5总线标准化的目的总线标准化的目的：各不同生产商生产的功能部件，：各不同生产商生产的功能部件，可以相互兼容。可以相互兼容。常用的标准总线常用的标准总线：ISA 、 EISA 、VESA 、PCIISA (Industry Standard Architecture) 工业标准结构工业标准结构EISA (Extended Industry Standard Architecture) 扩扩展工业标准结构展工业标准结构VESA(Video Electronics Stand

5、ard Association)视频视频电子标准协会电子标准协会PCI(Periphery Connect Interface)外部设备连接接口外部设备连接接口2.总线的标准化总线的标准化6p 总线带宽：总线带宽：总线本身所能达到的最高传输速率。总线本身所能达到的最高传输速率。n 单位：单位： Byte/sByte/sp设总线在同一个时钟周期内能并行传送设总线在同一个时钟周期内能并行传送D D个字节个字节p总线带宽为总线带宽为D Dr r ， 总线时钟周期为总线时钟周期为T T，总线频率，总线频率f=1/T f=1/T p总线带宽总线带宽D Dr r=D/T=D=D/T=D* *f f7【例例

6、1】(1) 某总线在一个总线周期中并行传送某总线在一个总线周期中并行传送4个字节的数据个字节的数据,假设一个总线周期等于一个总线时钟周期，总线时钟频率为假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少则总线带宽是多少? (2)如果一个总线周期中并行传送如果一个总线周期中并行传送64位数据，总线时钟频率升为位数据，总线时钟频率升为66MHz，则总线带宽是多少则总线带宽是多少?解解(1)设总线带宽用设总线带宽用Dr表示，总线时钟周期用表示，总线时钟周期用T=1/f表示，一个总表示，一个总线周期传送的数据量用线周期传送的数据量用D表示，根据定义可得表示，根据定义可得

7、Dr = D/T = D1/T = Df =4B331000000/s=132MB/s(2)64位位=8B， Dr= Df =8B661000000/s=528MB/s 总线带宽总线带宽：8p总线的排列以及与其它各类部件的连接方式影响计算机系统性能n单总线结构n双总线结构n三总线结构9CPU主存设备接口设备 系统总线适配器设备系统总线含DBUS，ABUS，CBUS特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。1011CPU内存设备接口设备 系统总线适配器设备CPUCPU与内存有专用高速总线与内存有专用高速总线, ,减轻系统总线的负担减轻系统总线的负担; ;内存可通过系

8、统总线与外设进行内存可通过系统总线与外设进行DMADMA操作操作, ,而不必经过而不必经过CPU.CPU.存储总线12CPU内存 系统总线设备接口设备适配器设备存储总线通道I/O总线13p特点特点: :双总线基础上增加双总线基础上增加I/OI/O总线总线, ,它是多个外设与它是多个外设与通道通道间传送信息的公共通路间传送信息的公共通路; ;p通道通道的使用的使用, ,进一步提高了进一步提高了CPUCPU的效率的效率. .p“通道通道”是一台具有特殊功能的处理器是一台具有特殊功能的处理器, ,它分担了它分担了一部分一部分CPUCPU的功能的功能. .统一管理外设及实现外设与内统一管理外设及实现外

9、设与内存间的数据传送存间的数据传送. .14p最大存储容量最大存储容量n单总线系统中单总线系统中, ,内存要为外设保留一些地址内存要为外设保留一些地址. .p指令系统指令系统 n单总线系统中单总线系统中, ,无须专门的无须专门的I/OI/O指令指令; ;n双总线系统中双总线系统中, ,设有专门的设有专门的I/OI/O指令指令. .p吞吐量吞吐量n三总线系统比单总线系统要大得多三总线系统比单总线系统要大得多. .151. 早期总线早期总线其内部结构如图所示，其内部结构如图所示， 16特点：特点：实际上是处理器芯片引脚的延伸，是处理器与实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道

10、。这种简单的总线一般由设备适配器的通道。这种简单的总线一般由50100条线组成，这些线按其功能可分为三类：条线组成，这些线按其功能可分为三类：地址线地址线、数据线数据线和和控制线控制线。缺点：缺点：简单总线结构的不足之处在于：简单总线结构的不足之处在于：第一第一CPU是总线上的唯一主控者。是总线上的唯一主控者。第二第二总线信号是总线信号是CPU引脚信号的延伸，故总线引脚信号的延伸，故总线结构紧密与结构紧密与CPU相关，通用性较差。相关，通用性较差。1. 早期总线早期总线172. 当代流行的总线当代流行的总线18它是一些标准总线，追求与结构、它是一些标准总线，追求与结构、CPU、技术、技术无关的

11、开发标准，并满足包括多个无关的开发标准，并满足包括多个CPU在内的主在内的主控者环境需求。控者环境需求。在当代总线结构中，在当代总线结构中，CPU和它私有的和它私有的cache一一起作为一个模块与总线相连。系统中允许有多个起作为一个模块与总线相连。系统中允许有多个这样的处理器模块。而总线控制器完成几个总线这样的处理器模块。而总线控制器完成几个总线请求者之间的协调与仲裁。请求者之间的协调与仲裁。19整个总线分成如下四部分：整个总线分成如下四部分： (1)数据传送总线数据传送总线： 由地址线、数据线、控制线组成。由地址线、数据线、控制线组成。(2) 仲裁总线仲裁总线： 包括总线请求线和总线授权线。

12、包括总线请求线和总线授权线。(3) 中断和同步总线中断和同步总线：用于处理带优先级的中断操作，：用于处理带优先级的中断操作，包括中断请求线和中断认可线。包括中断请求线和中断认可线。(4) 公用线公用线： 包括时钟信号线、电源线、地线、系统包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。复位线以及加电或断电的时序信号线等。201. 总线的层次结构总线的层次结构-大多数计算机采用了大多数计算机采用了分层次分层次的多总线结构。的多总线结构。 分层的好处：使速度相近的设备模块使用同一类总线。分层的好处：使速度相近的设备模块使用同一类总线。 速度差异较大的设备模块使用不同速度的总线

13、。速度差异较大的设备模块使用不同速度的总线。2. pentium计算机主板的总线结构框图计算机主板的总线结构框图 (1) CPU总线：总线： 也称也称CPU存储器存储器总线，总线， 它是一个它是一个64位数据线位数据线和和32位地址线位地址线的同步总线。的同步总线。 总线时钟频率为总线时钟频率为66.6MHz(或或60MHz)，CPU内部时钟是此时内部时钟是此时钟频率的倍频。此总线可连接钟频率的倍频。此总线可连接4128MB的主存。主存扩充的主存。主存扩充容量是以内存条形式插入主板有关插座来实现的。容量是以内存条形式插入主板有关插座来实现的。CPU总总线还接有线还接有L2级级cache。主存控

14、制器和主存控制器和cache控制器芯片控制器芯片用来管用来管理理CPU对主存和对主存和cache的存取操作。的存取操作。CPU是这条总线的主控是这条总线的主控者，但必要时可放弃总线控制权。者，但必要时可放弃总线控制权。21(2) PCI总线：总线： 用于连接高速的用于连接高速的I/O设备模块。设备模块。 通过通过“桥桥”芯片，上面与更高速的芯片，上面与更高速的CPU总线相连，下面与低速总线相连，下面与低速的的ISA总线相接。总线相接。PCI总线是一个总线是一个32(或或64位位)的同步总线，的同步总线，32位位(或或64位位)数据数据/地址线是同一组线，分时复用。总线时钟频率为地址线是同一组线

15、，分时复用。总线时钟频率为33.3MHz，总线带宽是总线带宽是132MB/s。PCI总线采用集中式仲裁方式，总线采用集中式仲裁方式，有专用的有专用的PCI总线仲裁器。主板上一般有总线仲裁器。主板上一般有3个个PCI总线扩充槽。总线扩充槽。(3) ISA总线：总线： pentium机使用该总线与低速机使用该总线与低速I/O设备连接。主板上设备连接。主板上一般留有一般留有34个个ISA总线扩充槽，以便使用各种总线扩充槽，以便使用各种16位位/8位适配器卡。位适配器卡。该总线支持该总线支持7个个DMA通道和通道和15级可屏蔽硬件中断。另外，级可屏蔽硬件中断。另外，ISA总线总线控制逻辑还通过主板上的

16、片级总线与实时钟控制逻辑还通过主板上的片级总线与实时钟/日历、日历、ROM、键盘和键盘和鼠标控制器鼠标控制器(8042微处理器微处理器)等芯片相连接。等芯片相连接。 CPU总线、总线、PCI总线、总线、ISA总线通过两个总线通过两个“桥桥”芯片连成整体。芯片连成整体。桥芯片在此起到了桥芯片在此起到了 信号速度缓冲、电平转换和控制协议的转换作用。信号速度缓冲、电平转换和控制协议的转换作用。通过桥将两类不同的总线通过桥将两类不同的总线“粘合粘合”在一起的技术特别适合于系统的在一起的技术特别适合于系统的升级换代。升级换代。pentium个人机总线系统中有一个核心逻辑芯片组，简个人机总线系统中有一个核

17、心逻辑芯片组，简称称PCI芯片组，它包括主存控制器和芯片组，它包括主存控制器和cache控制器芯片、北桥芯片和控制器芯片、北桥芯片和南桥芯片。南桥芯片。22236.2.1 信息的传送方式信息的传送方式 信息的编码：二进制数；信息的编码：二进制数； 信息的表示：常用信息的表示：常用 的有两种的有两种 信息的传输方式：信息的传输方式：串行传送串行传送、并行传送并行传送和和分时传送分时传送。 系统总线上传送的信息必须采用系统总线上传送的信息必须采用并行传送并行传送方式。方式。用用电位的高、低电位的高、低来表示来表示 用用脉冲的有、无脉冲的有、无来表示来表示241.串行传送串行传送特点特点传输线：传输

18、线：一根；一根； 信息的表示：信息的表示：脉冲方式脉冲方式位顺序：位顺序：先低位、后高位先低位、后高位 位时间：位时间：由同步脉冲来体现；由同步脉冲来体现；对收发器的要求：对收发器的要求：传送器，有传送器，有拆卸拆卸功能，即并功能，即并-串转换；串转换； 接收器，有接收器，有装配装配功能，即串功能，即串-并转换。并转换。主要优点：主要优点：省线，适合远距离的信息传送。省线，适合远距离的信息传送。25 只需要一条传输线，这一点对长距离传输显得特别重要，不管只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉。传送的数据量有多少，只需要一条传输线

19、，成本比较低廉。串行传送的主要优点串行传送的主要优点262.并行传送并行传送特点：每一个数据位用一根传输线，以电位方式传送传输。特点：每一个数据位用一根传输线，以电位方式传送传输。主要优点：速度快，适合近距离的传输。主要优点：速度快，适合近距离的传输。273.分时传送分时传送分时传送有两种概念。分时传送有两种概念。(1) 采用采用总线复用方式总线复用方式，某个传输线上，某个传输线上既传送地址信息，又既传送地址信息，又传送数据信息。传送数据信息。为此必须划分时间片，以便在不同的时间间隔为此必须划分时间片，以便在不同的时间间隔中完成传送地址和传送数据的任务。中完成传送地址和传送数据的任务。(2)

20、分时传送的另一种概念是分时传送的另一种概念是共享总线的部件分时使用总线共享总线的部件分时使用总线。28CPU、接口和外围设备之间的连接关系图接口和外围设备之间的连接关系图 291. 什么是接口：什么是接口：接口接口即即I/O设备适配器，具体指设备适配器，具体指CPU和主存、外围设备间通过总线进行连接的和主存、外围设备间通过总线进行连接的逻辑部件逻辑部件2. 接口的作用：接口部件在它动态连接的两个部件之接口的作用：接口部件在它动态连接的两个部件之间起着间起着“转换器转换器”的作用，以便实现彼此之间的信的作用，以便实现彼此之间的信息传送。息传送。3. 接口与接口与CPU和外设的连接：一个标准接口可

21、能连接和外设的连接：一个标准接口可能连接一个设备，也可能连接多个设备。一个设备，也可能连接多个设备。30(1) 控制控制-接口靠程序的指令信息来控制外围设备的动接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。作，如启动、关闭设备等。(2) 缓冲缓冲-接口在外围设备和计算机系统其他部件之间接口在外围设备和计算机系统其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。用作为一个缓冲器，以补偿各种设备在速度上的差异。(3) 状态状态-接口监视外围设备的工作状态并保存状态信接口监视外围设备的工作状态并保存状态信息。状态信息包括数据息。状态信息包括数据“准备就绪准备就绪”、“忙忙”

22、、“错错误误”等等，供等等，供CPU询问外围设备时进行分析之用。询问外围设备时进行分析之用。典型的接口通常具有如下功能典型的接口通常具有如下功能31(4) 转换转换-接口可以完成任何要求的数据转换，例如接口可以完成任何要求的数据转换，例如并串转换或串并转换，因此数据能在外围设备并串转换或串并转换，因此数据能在外围设备和和CPU之间正确地进行传送。之间正确地进行传送。(5) 整理整理-接口可以完成一些特别的功能，例如在需接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。要时可以修改字计数器或当前内存地址寄存器。(6) 程序中断程序中断-每当外围设备向每当外围设备向CP

23、U请求某种动作时，请求某种动作时，接口即发生一个中断请求信号到接口即发生一个中断请求信号到CPU。典型的接口通常具有如下功能典型的接口通常具有如下功能32适配器的两面性适配器的两面性-必有两个接口必有两个接口p一是和系统总线的接口，一是和系统总线的接口，CPU和适配器的数据交和适配器的数据交换一定的是并行方式；换一定的是并行方式；p二是和外设的接口，适配器和外设的数据交换可二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。适配器分为能是并行方式，也可能是串行方式。适配器分为串行数据接口串行数据接口和和并行数据接口并行数据接口两大类。两大类。33利用串行方式传送字符，每秒

24、钟传送的比特利用串行方式传送字符，每秒钟传送的比特(bit)位数位数常称为常称为波特率波特率。假设数据传送速率是。假设数据传送速率是120个字符个字符/秒，每一秒，每一个字符格式规定包含个字符格式规定包含10个个bit(起始位、停止位、起始位、停止位、8个数据个数据位位)，问传送的波特率是多少，问传送的波特率是多少?每个每个bit占用的时间是多少占用的时间是多少?【例例2】【解解】： 波特率为：波特率为：10位位120/秒秒=1200波特波特 每个每个bit占用的时间占用的时间Td是波特率的倒数：是波特率的倒数： Td=1/1200=0.8330.001s=0.833ms34p总线上的功能模块

25、总线上的功能模块两种形态两种形态n主动主动n被动被动p总线仲裁总线仲裁：对总线的使用进行合理的分配和管理：对总线的使用进行合理的分配和管理. .n部件要使用总线进行通信时部件要使用总线进行通信时, ,要向控制部件发请求信要向控制部件发请求信号号. .控制部件按各部件的优先级来决定谁使用总线控制部件按各部件的优先级来决定谁使用总线. .p根据总线控制部件的位置根据总线控制部件的位置, ,仲裁方式分为两类仲裁方式分为两类: :n集中式总线仲裁（常用）集中式总线仲裁（常用）n分布式总线仲裁分布式总线仲裁35p链式查询方式（串行链接方式）链式查询方式（串行链接方式）p计数器定时查询方式计数器定时查询方

26、式p独立请求方式独立请求方式36BS-BS-总线忙总线忙 BR-BR-总线请求总线请求 BG-BG-总线响应请求（授权）总线响应请求（授权）通过接口的优先级排队电路来实现通过接口的优先级排队电路来实现. . 离总线控制器越远离总线控制器越远, ,优先级越低优先级越低. .用线少用线少-BG1-BG1根根, ,易扩充易扩充; ; 对响应链的电路故障很敏感对响应链的电路故障很敏感. .中中央央仲仲裁裁器器接口接口1接口接口2接口接口n BSBS BRBR BGBG总线总线37总线总线设备地址计数设备地址计数BRBRBSBS中中央央仲仲裁裁器器接口接口1接口接口2接口接口nBS=0BS=0时时, ,

27、计数器开始计数计数器开始计数, ,计数值通过一组地址线发向各设备计数值通过一组地址线发向各设备. .各接各接口中的设备地址与计数值一致时口中的设备地址与计数值一致时, ,该设备置该设备置“1”BS1”BS线线. .线数为线数为2 2n n根根. .计数器的初值可用程序来设置计数器的初值可用程序来设置.-.-各设备的优先级可变各设备的优先级可变.-.-灵活灵活. .38p每一设备有一对每一设备有一对BRBR和和BG; BG; 响应速度高响应速度高p控制灵活控制灵活, ,优先级可通过程序改变优先级可通过程序改变; ; 控制线数多控制线数多.-2n.-2n根根.总线总线BR1BR2BRnBG1BG2

28、BGn中中央央仲仲裁裁器器接口接口1接口接口2接口接口n39p特点：特点：不需要中央仲裁器，每个潜在的主方功能不需要中央仲裁器，每个潜在的主方功能模块都有自己的模块都有自己的仲裁号仲裁号和和仲裁器仲裁器。p工作原理：工作原理：当某一个或多个功能块有总线请求时，当某一个或多个功能块有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者求不予响应，

29、并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。是以优先级仲裁策略为基础。40p总线的一次信息传送过程大致可分为如下五个阶段：总线的一次信息传送过程大致可分为如下五个阶段：请求总线，请求总线，总线仲裁，总线仲裁，寻址寻址(目的地址目的地址)，信息传送，信息传送，状态返回状态返回(或错误报告或错误报告)p为了同步主方、从方的操作，必须制订定时协议。为了同步主方、从方的操作，必须制订定时协议。定时：事件出现在总线上的时序关系。定时：事件出现在总线上的时序关系。p定时分类：定时分类： 同步通信（同步定时）；异

30、步通信（异步定时）同步通信（同步定时）；异步通信（异步定时）41特点：特点：事件出现在总线上的时刻由总线时钟信号事件出现在总线上的时刻由总线时钟信号来确定。来确定。 优点：优点：由于采用了公共时钟，每个功能模块什么由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步时候发送或接收信息都由统一时钟规定，因此，同步定时定时具有较高的传输频率具有较高的传输频率。 适用场合：适用场合：适用于总线长度较短、各功能模块存适用于总线长度较短、各功能模块存取时间比较接近的情况。取时间比较接近的情况。4243特点：特点：后一事件出现在总线上的时刻取决于前一事后一事件出现在总线上的时

31、刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在件的出现，即建立在应答式或互锁机制基础上。在这种系统中，这种系统中，不需要统一的共公时钟信号。总线周不需要统一的共公时钟信号。总线周期的长度是可变的期的长度是可变的。优点：优点：异步定时的优点是总线周期长度可变，不把异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而响应时间强加到功能模块上，因而允许快速和慢速允许快速和慢速的功能模块都能连接到同一总线上。的功能模块都能连接到同一总线上。但这以增加总但这以增加总线的复杂性和成本为代价。线的复杂性和成本为代价。4445【例例3】 某某CPU采用集中式仲裁方式，使用独立请求采

32、用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请与菊花链查询相结合的二维总线控制结构。每一对请求线求线BRi和授权线和授权线BGi组成一对菊花链查询电路。每组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过当这些设备要求传送时通过BRi线向仲裁器发出请求，线向仲裁器发出请求，对应的对应的BGi线则串行查询每个设备，从而确定哪个设线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明演示图所示的总线仲备享有总线控制权。请分析说明演示图所示的总线仲裁时序图裁时序图 46

33、47 当代的总线标准大都能支持以下当代的总线标准大都能支持以下四类模式四类模式的数据传送：的数据传送：读、写操作读、写操作 读操作是由从方到主方的数据传送；写操作是由主方到从读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般，主方先以一个总线周期发出命令和从方方的数据传送。一般，主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线周期。为了提高总地址，经过一定的延时再开始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。然后再重新竞

34、争线控制权，以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。总线，完成数据传送总线周期。块传送操作块传送操作 只需给出块的起始地址，然后对固定块长度的数据一个接只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于一个地读出或写入。对于CPU(主方主方)、存储器、存储器(从方从方)而言的块传而言的块传送，常称为送，常称为猝发式传送猝发式传送，其块长一般固定为数据线宽度，其块长一般固定为数据线宽度(存储器存储器字长字长)的的4倍。倍。48写后读、读修改写操作写后读、读修改写操作 只给出地址一次，或进行先写后读操作，或进行先读后只给出地址一次，或进行先写后

35、读操作，或进行先读后写操作。前者用于校验目的，后者用于多道程序系统中对共写操作。前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。这两种操作和猝发式操作一样，主方掌享存储资源的保护。这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成。管总线直到整个操作完成。广播、广集操作广播、广集操作一般而言，数据传送只在一个主方和一个从方之间进行。一般而言，数据传送只在一个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作，这种操作但有的总线允许一个主方对多个从方进行写操作，这种操作称为称为广播广播。与广播相反的操作称为。与广播相反的操作称为广集广集，它将选定的多个从，它将

36、选定的多个从方数据在总线上完成方数据在总线上完成AND或或OR操作，用以检测多个中断源。操作，用以检测多个中断源。49读指令读指令读数据读数据 写数据写数据【例例4】分析说明下图所示某分析说明下图所示某CPU总线周期时序图。总线周期时序图。50解解:十分明显，该总线系统采用同步定时协议。总线周期是在时钟十分明显，该总线系统采用同步定时协议。总线周期是在时钟信号信号CLK和和CLK2定时下完成的，并与所有的机器周期保持时间上定时下完成的，并与所有的机器周期保持时间上的同步。一个机器周期由的同步。一个机器周期由2个个CLK时钟周期组成时钟周期组成(T1，T2节拍节拍)。 机器周期机器周期1为读指令

37、周期为读指令周期(W/R=0，D/C=0，M/IO=1)。在。在T1时间时间主方主方CPU送出送出ADS=0信号，表示总线上的地址及控制信号有效，在信号，表示总线上的地址及控制信号有效，在T2时间末尾，从方存储器读出指令并送到数据线时间末尾，从方存储器读出指令并送到数据线D0D31上，同时上，同时产生产生READY=0信号，通知信号，通知CPU本次本次“读出读出”操作已完成。操作已完成。 机器周期机器周期2为读数据周期。除了为读数据周期。除了D/C=1为高电平外，其余与机器为高电平外，其余与机器周期周期1相同。相同。 机器周期机器周期3为写数据周期。为写数据周期。W/R=1，写入的数据由写入的

38、数据由CPU输出到数输出到数据线据线D0D31上。假如在一个机器周期内能完成写入操作，则在上。假如在一个机器周期内能完成写入操作，则在T2末尾由存储器产生末尾由存储器产生READY=0信号。假如信号。假如T2末尾尚未完成写入操作末尾尚未完成写入操作 (图中所示图中所示)，则，则READY=1，并将并将T2 延长一个时钟周期。延长一个时钟周期。CPU在后在后一个一个T2末尾检测末尾检测READY=0，于是结束写入周期。于是结束写入周期。T2可以多次延长，可以多次延长，直到直到READY=0为止。读出周期也可按此方法处理。图中还示出总为止。读出周期也可按此方法处理。图中还示出总线线 的空闲状态，空

39、闲状态仅有一个的空闲状态，空闲状态仅有一个Ti节拍。只要总线继续空闲，可节拍。只要总线继续空闲，可以连续出现多个以连续出现多个Ti节拍。节拍。 516.4.1多总线结构多总线结构 PCI是一个与处理器无关的高速外围总线，又是至关重要是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议的层间总线。它采用同步时序协议 和集中式仲裁策略，并具有和集中式仲裁策略，并具有自动配置能力。自动配置能力。HOST总线总线该总线有该总线有CPU总线、系统总线、主存总线等多种名称，各总线、系统总线、主存总线等多种名称，各自反映总线功能的一个方面。这里称自反映总线功能的一个方面。这里称“宿主

40、宿主”总线，也许更全总线，也许更全面，因为面，因为HOST总线不仅连接主存，总线不仅连接主存， 还可以连接多个还可以连接多个CPU。PCI总线总线连接各种高速的连接各种高速的PCI设备。设备。PCI设备可以是主设备，也可以设备可以是主设备，也可以是从设备，或兼而有之。是从设备，或兼而有之。PCI总线支持无限的猝发式传送。系总线支持无限的猝发式传送。系统中允许有多条统中允许有多条PCI总线，它们可以使用总线，它们可以使用HOST桥与桥与HOST总线总线相连，也可使用相连，也可使用PCI/PCI桥与已和桥与已和HOST总线相连的总线相连的PCI总线相总线相连，从而得以扩充整个系统的连，从而得以扩充

41、整个系统的PCI总线负载能力。总线负载能力。525354LAGACY总线总线可以是可以是ISA，EISA，MCA等这类性能较低的传统总线，以便等这类性能较低的传统总线，以便充分利用市场上丰富的适配器卡，支持中、低速充分利用市场上丰富的适配器卡，支持中、低速I/O设备。设备。在在PCI总线体系结构中有总线体系结构中有三种桥三种桥。桥连接两条总线，使彼此间。桥连接两条总线，使彼此间相互通信。相互通信。 桥又是一个总线转换部件，可以把一条总线的地址空间桥又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设映射到另一条总线的地址空间上，从而使系统中任

42、意一个总线主设备都能看到同样的一份地址表。备都能看到同样的一份地址表。 PCI总线的总线的基本传输机制是猝发式传送基本传输机制是猝发式传送，利用桥可以实现总线，利用桥可以实现总线间的猝发式传送。写操作时，桥把上层总线的写周期先缓存起来，间的猝发式传送。写操作时，桥把上层总线的写周期先缓存起来，以后的时间再在下层总线上生成写周期，以后的时间再在下层总线上生成写周期， 即延迟写。读操作时，桥即延迟写。读操作时，桥可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读，可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读，桥的作用可使所有的存取都按桥的作用可使所有的存取都按CPU的需要出现

43、在总线上。的需要出现在总线上。 由上可见，以桥连接实现的由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。它与处理器无关，不论兼容性，允许多条总线并行工作。它与处理器无关，不论HOST总总线上是单线上是单CPU还是多还是多CPU，也不论，也不论CPU是什么型号，只要有相应的是什么型号，只要有相应的HOST桥芯片桥芯片(组组)，就可与，就可与PCI总线相连。总线相连。55P.228表表6.1列出了列出了PCI标准标准2.0版的必备类信号名称及其版的必备类信号名称及其功能描述。功能描述。 总线周期类型由总线周期类型由C/BE#线上的总线

44、命令给出。总线上的总线命令给出。总线周期长度由周期类型和线周期长度由周期类型和FRAME#(帧帧)、IRDY#(主就绪主就绪)、IRDY#(目标就绪目标就绪)、STOP#(停止停止)等信号控制。一个总线周等信号控制。一个总线周期由一个地址期和一个或多个数据期组成。期由一个地址期和一个或多个数据期组成。56 PCI总线周期由当前被授权的主设备发起。总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。之间点到点的对等访问，也支持某些主设备的广播读写。 PCI总线周期类型由主设备在总线周期类型由主设备在C/BE30线上

45、送出的线上送出的4位总线命令代码指位总线命令代码指明，被目标设备译码确认，然后主从双方协调配合完成指定的总线周期操作。明，被目标设备译码确认，然后主从双方协调配合完成指定的总线周期操作。4位代码组合可指定位代码组合可指定16种总线命令，但实际给出种总线命令，但实际给出12种。种。PCI总线总线命令类型命令类型如右表如右表 57存储器读存储器读/写总线周期写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由一以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几个数据周期组成。存储器读个地址期和一个或几个数据周期组成。存储器读/写周期的解释，取写周期的解释，取决于决于

46、PCI总线上的存储器控制器是否支持存储器总线上的存储器控制器是否支持存储器/cache之间的之间的PCI传传输协议。如果支持，则存储器读输协议。如果支持，则存储器读/写一般是通过写一般是通过cache来进行；否则，来进行；否则，是以数据块非缓存方式来传输。是以数据块非缓存方式来传输。存储器写和使无效周期存储器写和使无效周期与存储器写周期的区别在于，前者不仅保证一个完整的与存储器写周期的区别在于，前者不仅保证一个完整的cache行被写入，而且在总线上广播行被写入，而且在总线上广播“无效无效”信息，命令其他信息，命令其他cache中的中的同一行地址变为无效。同一行地址变为无效。58特殊周期特殊周期

47、用于主设备将其信息用于主设备将其信息(如状态信息如状态信息)广播到多个目标方。广播到多个目标方。配置读配置读/写周期写周期是是PCI具有自动配置能力的体现。具有自动配置能力的体现。PCI有三个相互独立有三个相互独立的物理地址空间，即存储器、的物理地址空间，即存储器、I/O、配置空间。配置空间。双地址周期双地址周期用于主方指示它正在使用用于主方指示它正在使用64位地址。位地址。5960我们看到，我们看到，PCI总线周期的操作过程有如下特点：总线周期的操作过程有如下特点：(1)采用同步时序协议。采用同步时序协议。 总线上所有事件，即信号电平转换总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时

48、刻，而对信号的采样出现在时钟出现在时钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿时刻。信号的上跳沿时刻。(2)总线周期由被授权的主方启动，以帧总线周期由被授权的主方启动，以帧FRAME#信号变为信号变为有效来指示一个总线周期的开始。有效来指示一个总线周期的开始。(3)一个总线周期由一个地址期和一个或多个数据期组成。一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，在地址期内除给出目标地址外， 还在还在C/BE#线上给出总线命线上给出总线命令以指明总线周期类型。令以指明总线周期类型。61(4)地址期为一个总线时钟周期，一个数据期在没有等待状地址期为一个总线时

49、钟周期，一个数据期在没有等待状态下也是一个时钟周期。一次数据传送是在挂钩信号态下也是一个时钟周期。一次数据传送是在挂钩信号IRDY#和和TRDY#都有效情况下完成，任一信号无效都有效情况下完成，任一信号无效(在时钟上跳沿被对在时钟上跳沿被对方采样到方采样到)，都将加入等待状态。，都将加入等待状态。(5)总线周期长度由主方确定。在总线周期期间总线周期长度由主方确定。在总线周期期间FRAME#持持续有效，但在最后一个数据期开始前撤除。由此可见，续有效，但在最后一个数据期开始前撤除。由此可见，PCI的的数据传送以猝发式传送为基本机制，且数据传送以猝发式传送为基本机制，且PCI具有无限制的猝发具有无限

50、制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制。能力，猝发长度由主方确定，没有对猝发长度加以固定限制。(6)主方启动一个总线周期时要求目标方确认。即在主方启动一个总线周期时要求目标方确认。即在FRAME#变为有效和目标地址送上变为有效和目标地址送上AD线线 后，目标方在延迟一后，目标方在延迟一个时钟周期后必须以个时钟周期后必须以DEVSEL#信号有效予以响应。否则，主信号有效予以响应。否则，主设备中止总线周期。设备中止总线周期。(7)主方结束一个总线周期时不要求目标方确认。目标方采主方结束一个总线周期时不要求目标方确认。目标方采样到样到FRAME#信号已变为无效时，即知道下一数据

51、传送是最信号已变为无效时，即知道下一数据传送是最后一个数据期。后一个数据期。62 PCI总线采用总线采用集中式仲裁方式集中式仲裁方式，每个，每个PCI主设备都有独立的主设备都有独立的REQ#(总线请求总线请求)和和GNT#(总线授权总线授权)两条两条 信号线与中央仲裁器相连。由中央仲裁器根据一定的算信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但PCI标准并没有规标准并没有规定仲裁算法。定仲裁算法。 中央仲裁器不仅采样每个设备的中央仲裁器不仅采样每个设备的REQ#信号线，而且采样公共的信

52、号线，而且采样公共的FRAME#和和IRDY#信号线。因此，仲裁器清楚当前总线的使用状态：是处于空闲状态还是一信号线。因此，仲裁器清楚当前总线的使用状态：是处于空闲状态还是一个有效的总线周期。个有效的总线周期。 PCI总线支持总线支持隐藏式隐藏式仲裁。即在主设备仲裁。即在主设备A正在占用总线期间，中央仲裁器根据正在占用总线期间，中央仲裁器根据指定的算法裁决下一次总线的主方应为主设备指定的算法裁决下一次总线的主方应为主设备B时，它可以使时，它可以使GNT#A无效而使无效而使GNT#B有效。隐藏式仲裁使裁决过程或在总线空闲期进行或在当前总线周期内有效。隐藏式仲裁使裁决过程或在总线空闲期进行或在当前

53、总线周期内进行，提高了总线利用率。进行，提高了总线利用率。 一个提出申请并被授权的主设备，应在一个提出申请并被授权的主设备，应在FRAME#、IRDY#线已释放的条件下线已释放的条件下尽快开始新的总线周期操作。自尽快开始新的总线周期操作。自FRAME#、IRDY#信号变为无效开始起，信号变为无效开始起，16个个时钟周期内信号仍不变为有效，中央仲裁器认为被授权的主设备为时钟周期内信号仍不变为有效，中央仲裁器认为被授权的主设备为“死设备死设备”，并收回授权，以后也不再授权给该设备。并收回授权，以后也不再授权给该设备。636.5.1 ISA总线总线 1.ISA总线的信号和总线的信号和I/O端口地址端

54、口地址 为了利用市场上丰富的各类中、低速适配卡，如声卡、为了利用市场上丰富的各类中、低速适配卡，如声卡、CD-ROM适配器、以太网卡等，一些微型机如适配器、以太网卡等，一些微型机如pentium机主板上保留有机主板上保留有ISA总线的插槽。总线的插槽。ISA总线此时连接中、低速总线此时连接中、低速I/O设备，由设备，由PCI/ISA桥芯片提供对桥芯片提供对ISA总线的全面控制逻辑，包括中断和总线的全面控制逻辑，包括中断和DMA控制。控制。ISA总线的时钟频率典型值为总线的时钟频率典型值为8.33MHz。 ISA总线的每个插槽由一个长槽和一个短槽组成。长槽每列有总线的每个插槽由一个长槽和一个短槽组成。长槽每列有31个引脚，编号为个引脚，编号为A1A31和和B1B31；短槽每列有短槽每列有18个引脚，编个引脚，编号为号为C1C18和和D1D18。ISA槽上的引脚信号定义参考文字教材。槽上的引脚信号定义参考文