基于DSP的语音录放系统电路设计

1、 城南学院 CHANGSHA UNIVERSITY OF SCIENCE & TECHNOLOGY毕业设计(论文 题目 基于 DSP 的语音录放电路系统设计学 号:200984250324班 级 : 258410903专 业:电子信息工程2013 年 6 月 基于 DSP 的语音录放电路系统设计学 生 姓 名 :邓程萌学 号:200984250324班 级:258410903所在院 (系 : 电气与信息工程学院指 导 教 师 :王创新完 成 日 期 : 基于 DSP 语音录放电路系统的设计摘要以数字信号处理器 (DSPTMS320VC5402为核心处理器 , 设计了一个语音录放系统。 该 系统

2、采用的数字编解码模块是由 TLC320AD50芯片完成的 , 采用音频线 , 通过 DSP 内部的 多通道缓冲串口 (MCBSP将电脑中的音频信号送到 DSP 中 ,DSP 再将音频信号进行处理 , 通过 TLC320AD50输出。最后 , 音频信号从耳机或外置喇叭传出。在语音信号处理中,录 放系统是非常重要的。语音数据的压缩,存储和分析已经显示出其有很大的用处。对于 语音恢复从混合噪声,数字滤波去噪和联合时频提取是有效的。不仅重构信号的信噪比 大大提高,语音信号可以被删除,以及一些随机噪声的大多数组件严重模糊。在大多数 的情况下,保证清晰的语音,以帮助分析。 DSP 能处理大量信号、处理速度

3、快性价比高, 其高品质的表现结果成为数字信号产品的核心, 而现阶段音频信号通过 DSP 进行处理的 依赖程度也日益增加。 使用快速成本低的 DSP 芯片和精密音频接口芯片对音频信号进行 处理,能满 足现 代大众对 视听 高质量 享 受的 要求。 本设计介绍了 以 TI 公司 的 TMS320C5402和芯片 TLC320AD50C 实现对音频信号的采集与回放的方法,其中着重介绍 了系统硬件电路设计及 TMS320C5402和 TLC320AD50C 实现语音采集并实时回放。关键词 :DSP ; TMS320C5402; MCBSP ; TLC320AD50C;语音录放 THE PROGRAMM

4、ING OF AUDIO COLLECTION AND RETURNBASED ON DSPABSTRACTBased on the digital signal processor (DSP TMS320VC5402 as the core processor, the design of a voice recording system. The system uses the digital coding and decoding module is completed by the TLC320AD50 chip, the audio line, through multi-chann

5、el buffered serial port (MCBSP within the DSP audio signal in the computer is sent to the DSP, DSP and audio signal processing, output by TLC320AD50. Finally, the audio signals coming from the headphones or external speakers. In speech signal processing, recording and reproducing system is very impo

6、rtant. Voice data compression, storage and analysis has shown its great usefulness. For voice recovery from mixed noise, digital filtering noise and joint time-frequency extraction is valid. Not only greatly improve the SNR of the reconstructed signal, the voice signal can be deleted, and some rando

7、m noise seriously obscure most of the components. In most cases, to ensure clear voice, to help analyze.The DSP can handle a large number of signals fast processing speed, high ratio of performance to price, the high quality performance results as the core digital signal products, dependence and at

8、this stage audio signal through the DSP treatment also increased. DSP chip using fast low cost and precision audio interface chip for processing audio signals, to meet the modern people to enjoy high quality audio-visual requirements. This design introduced by TI, TMS320C5402 and AIC (analog interfa

9、ce circuit method to realize the acquisition and playback of audio signal chip TLC320AD50C, which focuses on the implementation of speech acquisition and real-time playback system hardware circuit design and TMS320C5402 and TLC320AD50C. Realize the real sound acquisition and playback.Key words:DSP ;

10、 TMS320C5402; MCBSP ; TLC320AD50 ; HARDDISKCIRCULT 目 录1绪论 .1 1.1 设计背景及目的 . .11.2 设计内容 .22 系统总体设计 .23器件选择 .4 3.1 DSP芯片选择 . .43.2语音编解码选择 . .54.8 信号输出模块 . .21 参考文献 . .27 致谢 . .29 附录 . . .30 附录 系统程序 . 30 附件 系统总原理图 1. 绪论1.1设计背景及目的在很多语音处理的系统中需要用到语音录放系统 ,将现场的声音录下 ,供以后回 放 ,或者对这些声音进行相关的特征分析与处理。 对于语音的录放系统 ,有多

11、种设计方 法。 可以用声卡采集 ,通过网卡传送到其他处理器 (或 PC上 ,但这样就需要将 PC放在 录音现场 ,在某些特定场合不适用 ; 也可以将采样电路、 ADC 、 DSP 芯片及外部存储器设 计在一块电路板上 ,但是这样实现有困难。 因为对语音的采样频率一般为 8kHz , 如果每 个样本用 8bit 表示 ,则一秒钟语音就需要 64kbit 的存储空间 ,对于外接存储器来 讲 ,使用过多 ,不但成本高 ,而且占用空间。 信息技术和超大规模集成电路工艺的不断 发展,极大地推动了的 DSP 发展。 DSP 技术的应用领域也越来越广,尤其在音频处理领 域。目前,在很多语音处理系统中都用到了

12、语音录放模块,采集现场的声音并存储起来 供以后回放。语音处理系统的实时性、功耗低、体积小、以及对语音信号的保真度都是 很影响系统性能的关键因素。设计采用的高速芯片,能够很好的解决系统的实时性;采 用 TMS320C5402的数字编解码芯片 以下简称 TMS320C5402 (5402具有位采样精度高, 录音回放模式下仅 的 1632 23mW低功耗的特点。因此,该音频编解码芯片与 54x DSP的结合是可移动数字音频录放系统、现场语音采集系统的理想解决方案。它提出的设计 方案 ,将数据的采集和处理经 DSP 在现场处理 ,保存在硬盘中 ,供下次回放使用 ,很 好地解决了以上问题。TMS320V

13、C5402(以下简称 C5402是 TI (德州仪器公司 1999年 10月推出的性价 比极高的定点数字信号处理器(DSP 。指令执行速率高达 100MIPS ,已经广泛用于实时 语音处理、个人数字助理 (PDA和数字无线通信等嵌入式系统。本系统主要研究在 TMS320VC5402数字信号处理器从多路模数转换器 (ADC通道获取 信息,并将经 DSP 处理后的数字信号传送到多路数模转换器(DAC 通道。但关键问题 是怎样在 DSP 系统中十分容易且高效地实现这些转换, 而这必然涉及到接口电路的设计。 为此,本设计将介绍一种在单片内集成有 ADC 通道和 DAC 通道的模拟接口器件 TLC320

14、AD50(简称 AD50是 TI 公司生产的 SIGMA-DELTA 型单片音频接口芯片(AIC 第 1页 共 33页 与 TMS320VC5402缓冲串口进行接口的设计方法,同时通过对这种接口电路的硬件进行 软件编程来实现音频信号的采集与回放。1.2 设计内容本系统主要包括 :对语音信号进行放大、滤波、采样、 A/D 转换等的预处理部分。 目前 , 在很多语音处理系统中都用到了语音录放模块, 采集现场的声音并存储起来供以后 回放。语音处理系统的实时性、功耗、体积以及对语音信号的保真度都是影响系统性能 的关键因素。 该设计要求采用高速 54x DSP芯片 , 最高频率能达到 100 MIPS,

15、 解决系统的 实时性。设计一个符合要求的数字音频录放、现场语音采集系统。本设计实现的基于 DSP 语音录放系统具有如下要求:1要求设计能接收 ADC/DAC采样数据的通道2能把接受的数据压缩储存 RAM 中3要求语音信号频率在 4KHZ 左右4要求采用高速 54x DSP芯片 , 解决系统的实时性5能不失真的进行真人真声的语音录放6保证声音能长时间保存2. 系统详细设计本设计采用的核心处理器是 TI 公司的 TMS320VC5402 DSP , 数字编解码芯片 TLC320AD50实现了模数转换和数模转换的功能。 二者是通过 DSP 内部的多通道缓冲串口 ( MCBSP0 连接的 , 其整个系

16、统设计框图如图 2所示。第 2页 共 33页 图 2.1系统总体方框图图中 , DSP 作为主芯片实现各模块之间的通信 , 其主要工作有 : 上电自举 , 并初始 化音频编码芯片 AD50等。 CPLD ( 复杂可编程逻辑器件 为整个系统提供时序 1。 输入信号可以有各种各样的形式 , 它可以是麦克风输入的语音信号或是电话线来的 已调数据信号 , 也可以是编码后在数字链路上传输或存储在计算机里的语音信号等。输 入信号首先进行滤波和采样 , 然后经音频转换芯片 TLC320AD50 的 ADC 通道转换后得到 数字信号 , 输入到 TMS320VC5402 中 , 在系统内部由各种处理算法将信号

17、进行快速运算和 处理。 最后 , 经过处理后的数字样值再经 DAC 转换 , 进行内插和平滑滤波就可得到连续 的模拟波形。输出信号可以使耳机;扬声器等。整个系统以流水线的方式进行工作 , 一 部分信号正在 A/D 通道中进行 ADC 转换 , 而另一部分信号则在 DSP 处理器中同时进行算 法处理 2。第 3页 共 33页 3芯片选择3.1 DSP芯片的选择我们所用的 TMS320VC5402 是 TI 公司推出的性价比较高的定点数字信号处理器 , 其主要特点是 :先进的改造型哈佛结构 , 操作速率可达 100MIPS; 先进的多总线结构 , 3 条 16 位数据存储总线和 1 条程序存储器总

18、线 ; 40 位算术逻辑单元 ( ALU 包括 1个 40 位桶形移位器和 2 个 40 位累加器 ; 1 个 1717 位乘法器和 1 个 40 位专用加法器 , 允 许 16 位带或不带符号的乘法 ; 8 个辅助寄存器及 1 个软件栈 , 允许使用业界最先进的定 点 DSP C 语言编译器 ; 数据 / 程序寻址空间 1M 16bit, 内置 4K 16bit ROM和 16K 16bit RAM; 内置可编程等待状态发生器、 2个多通道缓冲串行口、 1 个 8 位并行与外部 处理器通信的 HPI 口、 2 个 16 位定时器以及 6 通道 DMA 控制器 ; 低功耗 , 工作电源有 3V

19、 和 1.8V( 内核使用 。 TMS320C5402 DSP 芯片的主要特征如下: CPU先进的多总线结构 (1 条程序总线, 3 条数据总线和 4 条地址总线 40 位算 术逻辑运算单元 (ALU,包括 1 个 40 位桶型移位寄存器和 2 个立的 40 位累加器 7 位17位并行乘法器,与 40 位专用加法器相连,用于非流水线式单周期乘法 /累加 (MAC运 算比较,选择,存储单元 (CSSU,用于加法 /比较选择指数编码器 , 可以在单周期内计算 40 位累加器中数值得到指数双地址生成器,包括 8 个辅助寄存器和 2 个辅助寄存器算 术运单元 (ARAU存储器 192K 字可寻址存储空

20、间(64K 字程序存储器, 64K 字数据存储 器以及 64字 I/O 空间 片内 ROM ,可配置位程序 /数据存储器片内双寻址 RAM (DARAM C5402 中的 DARAM 分为若干块。 由于在每个机器周期内 , 允许对同一 DARAM 块寻址 2 次, 因此 CPU 可以在一个机器周期内对同一 DARAM 读出 1 次。一般情况下, DARAM 总是映象 到数据存储空间,主要用于存放数据。但是,它也可以映象到程序存储空间,用来存放 程序代码 3。指令系统单指令重复和块指令重复操作;块存储器传送操作; 32 位长操作数指令;同时读 入 2 或 3 个操作数的指令;能并行存储和并行加载

21、的算术指令;条件存储指令;从中 断快速返回。第 4页 共 33页 在片外围电路软件可编程等待状态发生器;可编程分区转换逻辑电路;带有内部震荡器或者用外 部时钟源的片内锁相环 (PLL时钟发生器;时分多路; 缓冲串行口 (BSP; 16 位可编程 定时器; 8 位并行主机接口 (HPI;外部总线关断控制,以断开外部的数据总线、地址 总线和控制信号; 数据总线具有总线保持器特性;电源可用 IDLE1,IDLE2,IDLE3 指令控制功耗,使其工作在省电方式下; CLKOUT 输出信 号可以关断;在片仿真接口具有符合 IEEE 1149.1 标准的在片仿真接口。3.2 语音编解码芯片选择从适应语音信

22、号频率、满足实时性、降低成本和简化设计的要求出发 , 该系统选择 TLC320AD50 芯片。该器件与 C5402 接口易于实现 , 开发和使用更加方便。尤其适合应 用于低比特率、 高性能密集设备的话音增强 , 识别及合成等的各种 VOIP, 调制解调器和 电话领域。 AD50 集成了 16 位 A/ D 和 D/A 转换器。使用过采样 ( Over Sampling 技 术提供 16 位 A/ D 和 D/ A低速信号转换 , 该器件包括 2 个串行的同步转换通道 ( 用于各 自的数据方向 , 工作方式和采样速率均可由 DSP 编程设置。其内部 ADC 之后有抽样滤 波器 , DAC 之前有

23、插值滤波器 , 接收和发送可同时进行 , 且输入输出增益控制可编程 , 可工作在单端或差分方式 4。AD50特点如下:输入信号。单端信号输人,幅度在 14V 之间。输出信号。单端信号输出,幅度在 14V 之间。单一 5V电源供电,也可以使用 5V 模拟电源和 3V 数字电源同时供电。最大工作功耗为 100mW 。通用 16位数据格式,也可以采用 2的补码数据格式。内部基准电压。 AD为 64倍采样, DA 为 256倍采样。支持各种 V . 34协议的采样速率。第 5页 共 33页 具有多种可选的采样频率。支持商业级音响应用。工作温度范围从-40850。4 系统硬件设计根据本设计的特点,下面将

24、选择性介绍其中部分原理和设计方法4.1 电源管理电路设计现在的 DSP 均向着低电源电压、低功耗方向发展,工作电压为 3.3V 甚至更低。为 了进一步降低 DSP 功耗, 又不影响与外围电路的接口, TI 新一代 DSP 内核的 CPU 工作电 压与其片内 I/O设备的工作电压也不同。 I/O设备的电源电压 (DVdd 一般是 3.3V , CPU 的内核工作电压(CVdd 是 3.3V 、 2.5V 或 1.8V 甚至更低。这样,一片 DSP 上就有两个 不同得电源电压, 并且往往这两个电源电压加电的顺序也有要求, 这要根据各个不同 DSP 芯片的数据手册来定。 所以 TI 和其他公司也提供

25、了许多单路或双路电源电压供电芯片。 图示出了使用 TI 公司的电源芯片实现的 TMS320C5402DSP 的典型供电系统方案。 TMS320C5402DSP 的 CPU 工作电压是 1.8V ,片内 I/O设备工作电压是 3.3V 。图 4-1-2 TPS76318是将 5V 直流电压转换为 1.8V 的电压调整器;图 4-1-1 TPS76333是将 5V 直流 电压转换为 3.3V 的电压调整器。它们分别为 DSP 芯片的 CPU 和片内 I/O设备提供工作 电压 5。 JP11第 6页 共 33页第 7页 共 33页 JP151R6。4.2 译码电路5402对外部接口的控制信号有限 ,

26、 又要同时完成对 A /D、 D /A、 EPROM 的控制 , 最有 效的办法是加入译码电路。本系统采用通用的 328译码器 74LS138, 使用 5402的高位地址 线 A13、 A14、 A15 作为译码输入 , IS和 IOSTRB 作为译码使能端输入 , 译码地址见下表。 4.3时钟及复位电路设计另一种方法是采用封装好的晶体振荡器,将外部时钟源直接输入 X2/CLK引脚,而 X1引脚悬空。 由于此种方法简单方便, 系统设计一般采用上种方法。 但此方法抗干扰能 力差,因此本设计中采用了无源晶振。 C54X的复位输入引脚 /RS使 C54X 复位到一个已知状态。为保证 DSP 可靠复位

27、, /RS引脚必须为低电平,且至少保持 2个主频(CLKOUT 时钟周期。当复位发生时, DSP 终止程序运行,并使程序计数器 PC 复位为 0FF80H ,地址总线也变成 0FF80H ,数据总线第 8页 共 33页 为高阻, /PS、 /MSTRB和 R/W等信号为高电平。复位脉冲消失后约 5个时钟周期, DSP 开始从 0FF80H 处取代码执行 8。在设计复位电路时,一般应考虑两种复位需求:一种是上电复位;另一种是工作中 的复位。在系统刚接通电源时,复位电路应处于低电平以使系统从一个初始状态开始工 作。这段低电平时间应该大于系统的晶体振荡器启振时间,以便避开振荡器启振时的非 线性特性对

28、整个系统的影响。通常,晶振需要 100 200ms 的稳定时间,则上电复位时 间应该 =200ms。工作中复位则要求复位的低电平至少保持 5个时钟周期,以使芯片的 初始化能够正确完成。1.RC 复位电路元件参数的选用t=RC=50*103 *10*10-6uF=500ms由一阶 RC 电路的分析可知,上电后电容 C 通过 Vcc 和电阻 R 充电,电容 C 两端的 电压为Vc=(1-e-1/*Vcc设低电平与高电平的分界点为 2V ,则由上式可求得复位电平由低变高的时间为t0=-RCIn(1-VRS/Vcc=-500*10-3In(1-2/5ms=255msRC复位电路成本较低,一般情况下能够

29、保证系统正常复位。但其功耗较大,可靠 性差;当电源出现瞬态降落时,由于 RC 的响应速度较慢,无法产生符合要求的复位脉 冲。另外电阻、电容受工作环境特别是温度得影响较大,会给复位门限值的设计带来困 难。由于 DSP 系统的时钟频率较高,在运行中极易产生干扰和被干扰,甚至出现掉电和 死机现象,因此在 C54x 应用系统中一般都不采用这种 RC 复位电路,而使用性能全、价 格低和可靠性高的集成自动监控复位芯片电路。第 9页 共 33页 2. 带有监控功能的复位电路监控复位芯片是微处理器系统的监控复位集成电路,它提供上电复位、掉复位、 电压跌落复位、备份电池切换和看门狗定时输出等多种功能;可以监控供

30、电电源和微处 理器的活动状态;提供复位脉冲,有效防止因时序错误而出现的误操作等。其中, 3只 引脚的监控复位芯片仅提供复位功能,其复位输出方式和复位门限均可选择。复位输出 方式有漏极开路低电平输出、推挽式高电平输出及推挽式低电平输出等。复位门限选择 范围 1.6 5.0V , 步长为 100mV 。 4只引脚得监控复位芯片除了提供上述功能外, 还提供 手动复位功能。该功能可以通过一个手动开关来实现。 5只以上引脚的监控复位芯片不 仅提供看门狗功能,还提供双复位输入或双复位输出等功能。下面对这些功能作一简单 介绍。(1复位输出 根据芯片的不同可分为低电平复位或高电平复位两种。低电平 复位输出的芯

31、片工作原理是:当电源电压低于复位门限时,复位输出电平由高变低 , 并一直保持低电平直至电源电压高于复位门限且延迟了一个固定的复位脉冲宽度时间 之后才变为高电平。高电平复位输出的芯片与上述过程刚好相反。大多数 SOT 封装的复 位芯片可提供 5种标准的复位门限。 MAX6314/MAX6315则有较宽范围的用户可选门限电 压, 其复位门限有 2.5 5.0V , 而级差 100mV 的各种电压规范, 最小复位延迟时间为 1ms 、 20ms 、 40ms 、或 1.12ms 等。(2看门狗功能 看门狗用来监视微处理器的状态。若微处理器在看门狗定义的 时间内没有输出,看门狗没有收到触发信号,则说明

32、软件操作不正常(陷入死循环或掉第 10页 共 33页 入陷阱等,这时监控复位芯片会立即产生一个复位脉冲去复位微处理器。看门狗的记 数时间是可以选择的。许多 5脚以上封装的监控复位芯片都带有看门狗定时器,如 MAX823输 出 低 电 平 复 位 脉 冲 , MAX824输 出 高 电 平 复 位 脉 冲 。 而 MAX6316/MAX6317/MAX6320还具有用户可选定门限电压、输出结构、复位时间延迟和看 门狗定时延迟等多种可选功能。(3备用电源切换和存储器写保护功能 当电源电压跌落到复位门限以下且低于 后备电源电压时,后备电源切换到被保护的 SRAM ,保证不丢失存储数据。如 MAX16

33、91内含有一个 3V 、 125mA/h的锂电池,具有对 CMOS 、 SRAM 、或 EEPROM 写保护以及看门狗 等功能。 但考虑到成本因素,本系统选用了 RC 复位电路,如果在要求较高的系统里面就应 该选择专用复位芯片了。4.4 储存器扩展电路TMS320C5402芯片共有 20根地址线, 最多可以扩展 1兆字外部程序存储空间 , 其中高 4位不可用。本系统程序容量比较小 , 一般不超过 16 kB, 考虑充分利用芯片的内部资源 , 采 用引导装载的方式 , 以降低系统的设计难度和设计成本 , 缩短产品研制周期。 这里使用一 片通用的 64k 8 bit的 EPROM 27C512。当

34、程序编制好后转换成二进制文件 , 通过通用编 程器烧到 27C512 中即可 9。存储器扩展电路如图 4.4所示。第 11页 共 33页 图 4.4 存储器扩展电路4.5 McBSP多通道缓冲串口C54X 提供高速、双 向、多通道带缓冲串 口 McBSP(Multi-channel buffered serial port。它可以和其他 C54X 器件、编码器等其他串口器件通信。(1 McBSP 特点C54X 的多通道带缓冲串口 McBSP 是在标准串行口的基础上发展起来的, McBSP 特点 如下:全双工通信;双缓冲发送和三缓冲接收数据寄存器,允许连续的数据流;独立的收发帧信号和时钟信号;可

35、以与工业标准的编 /解码器、 AICS (模拟接口芯片 以及其他串行 A/D、 D/A芯片接口;数据传输可以用外部时钟,也可由内部可编程时钟产生;当利用 DMA 为 McBSP 服务时,串行口数据读 /写具有自动缓冲能力; 支持多种方式的传输接口;第 12页 共 33页 可与 128个通道进行收发;支持传输的数据字长可以是 8位、 12位、 16位、 20位、 24位、或 32位;内置 u 律和 A 律硬件压扩;对 8位数据的传输,可选择 LSB 先传或 MSB 先传;可设置帧同步信号和数据时钟信号的极性;内部传输时钟和帧同步信号的可编程发生器。(2 McBSP 结构及工作原理McBSP 内部

36、结构如图 4.5所示, 包括数据通路和控制通路两部分, 并通过 7个引脚与 外部器件相连。 McBSP 的引脚功能如表 McBSP 控制模块包括内部时钟发生器、帧同步信号发生器以及控制电路和多通道选 择 4部分。主要功能是产生内部时钟、帧同步信号,并对这些信号进行控制、多通道的 选择, 产生中断信号 RINT 和 XINT , 出发 CPU 的发送和接收中断以及产生同步事件 REVTA 、 XEVTA 、 REVT 和 XEVT 触发 DMA 接收和发送同步事件 10。第 13页 共 33页第 14页 共 33页 图 4.5 McBSP内部结构图在时钟信号和帧同步信号的控制下, 接收和发送通过

37、 DR 和 DX 引脚与外部器件直接 通信。 C54X 内部 CPU 对 McBSP 操作,利用 16位控制寄存器,通过片内外设总线进行 存取控制。如图所示,数据发送过程为:首先写数据于数据发送寄存器 DXR1, 2,然 后通过发送移位寄存器 XSR1, 2将数据经引脚 DX 移出发送。 类似的, 数据接收过程为:通过引脚 DR 接收的数据移入接收移位寄存器 RSR1, 2, 并复制这些数据到接收缓冲寄 存器 RBR1, 2,然后再复制到 DRR1, 2,最后由 CPU 或 DMA 控制器读出。这个过程 允许内部或外部数据通信同时进行。 如果接收或发送字长 R/XWDLEN被指定为 8、 12

38、、 或 16位模式时, DRR2、 RBR2、 RSR2、 DXR2、 XSR2等寄存器不能进行写、读和移位操作。 CPU 位或 DMA 控制器可以对其余的寄存器进行操作,这些寄存器及其地址映射列于表 第 15页 共 33页 为访问某个指定的子地址寄存器,首先要将相应的子地址写入 SPSAx , SPSAx 驱动 复接器,使其与 SPSDx 相连可,接入相应子地址寄存器所在的实际物理存储位置。当向 SPSDx 写入数据时,数据送入前面子地址寄存器中所指定的内嵌数据寄存器;当从 SPSDx 读取数据时,也接入前面子地址寄存器中所指定的内嵌数据寄存器。(3McBSP的初始化McBSP 的复位两种方

39、式:一种是芯片复位,同时 McBSP 被复位;另一种是通过设置 串口控制寄存器(SPCR 中的相应位,单独使 McBSP 复位。设置 /XRST=/RRST=0将分别 使发送和接收复位, /GRST将使采样率发生器复位。复位后,整个串口初始化为默认状 态。所有计数器及状态标志均被复位,包括接收状态标志 RFULL 、 RRDY 及 RSYNCERR ; 发送状态标志 /XEMPTY、 XRDY 、及 XSYNCERR 。McBSP 的控制信号,如时钟、帧同步和时钟源都是可以设置的。 McBSP 中各个模块 的启动 /激活次序对串口的正常操作极为重要。例如,如果发送端是主控者(负责产生 时钟和帧

40、同步信号,那么首先就必须保证从属者(在这里也是数据接收端处于激活 态,准备号接收帧信号以及数据,这样才能保证接收端不会丢失第一帧数据。如果采用中断方式,需设置 SPCR 寄存器的(R/X INTM=00B,这样当 DRR 寄存器中 数据已经准备好或可以向 DXR 中写入数据时允许 McBSP 产生中断。 McBSP 的初始化步骤 如下:(1设置 SPCR 中的 /XRST=/RRST=/FRST=0,将整个串口复位。如果在此之前芯片 曾复位,则这步可省略。(2设置采样率发生器寄存器(SRGR 、串口控制寄存器(SPCR 、引脚控制寄 存器(PCR 和接收控制寄存器(RCR 为需要的值。注意不要

41、改变第一步设置的位。 (3设置 SPCR 寄存器中 /GRST=1时采样率发生器退出复位状态,内部的时钟信号 CLKG 开始由选定的时钟源按预先设定的分频比驱动。如果 McBSP 收发部分的时钟和帧 同步信号都是由外部输入,则这一步可省略 11。(4等待两个周期的传输时钟(CLKR/X以保证内部正确同步。(5在中断选择寄存器中,映射 XINT0/1和(或 RINT0/1中断。(6使能所映射的中断。第 16页 共 33页 (7如果发送端不是帧信号主控端(帧同步由外部输入,设置 /XRST=1或 /RRST=1,使之退出复位态,此时作为从属的收发端已准备好接收帧同步信号。新的帧 同步中断信号(R/

42、X INT M=10B将唤醒该收发端。(8使帧信号主控端退出复位态。(9 如果 FSGM=1(帧同步由采样率发生器产生 ,设置 /FRST=1,使能帧同步产生, 8个 CLKG 周期后开始输出第一个帧同步信号。如果 FSGM=0,将在每次 DXR 向 XSR 中复 制数据时产生帧同步, /FRST位无效。不管怎样,此时主控端开始传输数据。一旦 McBSP 初始化完毕,每一次数据单元的传输都会触发相应的中断,可以在中断服务 程序中完成 DXR 的写入或是 DRR 的读出。4.6 JTAG在线仿真调试接口电路设计JTAG (Joint test access group标准,是国际电气和电子工程师

43、协会 IEEE 1990年公布得 1149.1标准。它是针对现代超大规模集成电路测试、检测困难而提出的基于 边界扫描机制和标准测试存储口的国际标准。边界扫描就是对含有 JTAG 逻辑的集成电 路芯片边界引脚(外引脚通过软件完全控制和扫描观察其状态的方法。这种能力使得 高密度的大规模集成芯片在线(在电路板上及工作状态中测试成为可能。其原理是在 芯片的输入 /输出引脚内部安排存储单元,用来保存引脚状态,并在内部将这些存储单 元连接在一起,通过一个输入脚 TDI 引入和一个输出脚 TDO 引出。正常情况下,这些存 储单元(边界单元是不工作的,在测试模式下存储单元输入 /输出口状态,并在测试 存储口(

44、TAP 的控制下输入 /输出 12。第 17页 共 33页 第 18页 共 33页 4.7 A/D和 D/A接口模块设计TMS320C54X 有多个 McBSP (多通道缓冲串口 ,通常用于 A/D转换器和 D/A转换 器的数据传递接口。本设计采用 TI 公司的音频编解码器 TLC320AD50与 DSP 芯片进行 A/D和 D/A接口。TLC320AD50提供了高分辨率的模拟信号转换电路, 即数模 (D/A转换和模数 (A/D 转换。该接口芯片采用了重复采样的 - 技术,并且在 A/D转换前,信号经过内插滤 波器的滤波处理,和抽样滤波器的滤波处理。因此在 TLC320AD50和输入信号之间只

45、需 连接一阶的 RC 滤波器,实现抗混叠输入低通滤波即可 13。 TLC320AD50通过同步串行接 口与 DSP 相连接。因为 TLC320AD50支持主 /从模式,所以多信道或输入输出可以通过一 个串行接口执行。 TLC320AD50具有如下特征:(1 要求直流 3.3V 的数字供电和直流 5V 的模拟供电(2 同步串行接口(3 要求一阶抗混叠滤波器(4 2补码数据格式的 88 dB动态范围的 ADC 和 DAC(5 可编程的 ADC 和 DAC 转换率(6 可编程的输入和输出增益控制(7 最大转换速率为 22.05kHz可以使用同步串行口来发送控制配置和执行参数的信息,并由多个数据寄存器

46、来 实现。还可以通过设置寄存器的值来确定器件的操作和执行模式。因此使用时方便灵 活。 TLC320AD50的内部结构如下图所示:第 19页 共 33页 第 20页 共 33页 4.8信号输出模块通过 TLC320AD50输出的音频信号可以用 LM386放大输出 LM386典型输入阻抗为 50K ,在 8欧姆的负载下可提供几百 mW 的功率。完全可以满足设计的要求。图 3.8是音 频信号的放大电路 JP3OUTPUT 图 4.8音频信号的放大电路图5. 软件设计系统的软件开发环境是 TI 公司的 DSP 集成开发环境 CCS 2.0。 CCS 提供了软件开 发、程序调试和系统仿真环境。 CCS

47、不但能支持汇编语言,而且还支持 C/C+语言进行 软件开发。 CCS 提供的 C 编译器能优化代码,提高 C 程序的运行效率。该系统通过 AD50采集音频信号,数据存放在 DRAM 里,被触发某一事件后回放,在存储语音信号过 程中可以考虑采用语音压缩 14。5.1 程序主流程图如图(图 5.1所示,首先对各端口外围设备进行初始化,语音信号通过 AD50采集 后经过 A/D 转换, 把语音信号转化为数字信号, 转送到 DSP 。 经过一系列的信号处理 (录 音,压缩,存储 后,再通过 AIC23 实行 D/A 的转换,转换成语音信号后,实现回放与 播放等功能。第 21页 共 33页 主程序 中断

48、服务程序图 5.1软件总程序框图5.2 McBSP多通道缓冲串口软件设计McBSP 的软件设计主要包括串行口的初始化、 McBSP 内部寄存器的初始化以及串 行口接收中断程序。每个 McBSP 口包括很多寄存器,在配置上采用通过复接器将一组子地址寄存器复 接到寄存器映射寄存器的同一个位置上。复接器由子地址寄存器 SPSAx 控制,子块数 据寄存器 SPSDx 用于指定对应子地址寄存器中数据的读写,其内部链接方式如下图所 示。这种方法的好处是可以将多个寄存器映射到一个较小的储存空间。第 22页 共 33页 0X00000X00010X00020X000E子地址映射子地址通过上图可以清晰看到,为了

49、访问某个指定的子地址寄存器,首先要将相应的子 地址写入 SPSAx ,再有 SPSAx 驱动复接器,使其与 SPSDx 相连,接入相应子地址寄存器 所在的实际物理存储位置。这样,当向 SPSDx 写入数据时,数据送入子地址寄存器中 所指定的控制寄存器,当从 SPSDx 读取数据时,读取来自子地址寄存器中所指定的控 制寄存器中的数据,这样就可以通过 SPSDx 与实际的控制寄存器交换数据了。下面以 配置本设计的 McBSP 的控制寄存器(PCR0来介绍配置过程,代码如下:#define SPSA_ADDR0 *(volatile unsigned int *0x0038 ;定义子块地址寄存器 映

50、射地址#define SPSD_ADDR0 *(volatile unsigned int *0x0039 ;定义子块数据寄存器 映射地址#define PCR_SUBADDR 0x0E ;定义 PCR0 的偏移子地址#define PCR0_VAL 0x000f ;定义控制信息void write_subreg0(unsigned int addr,unsigned int val本设计采用了 McBSP0 的接收中断,通过查询 RRDY (SPCR1.1和 XRDY(SPCR2.1来 确定接收器和发生器的状态,以实现读 /写控制。在 McBSP0 中断处理的编程设计的 流程图如图 5.2:

51、第 23页 共 33页 第 24页 共 33页 5.3语音采集与实时回放语音采集与实时回放功能的调试是在开发板以及结合 CCS 开发环境下进行的。 观察数据图形:View Graph Time Frequency可以加入断点,然后按 Animate 动态显示。显示图如下: 图 5.3 语音输入输出波形如图 5.3所示:图中下边为语音采集输入的波形,上边的为经过压缩解压后的语音 输出波形 15。两个波形略有不同,说明仿真的过程中出现了失真,延时等现象。这是 语音采集与实时回放系统的调试的重点。经过多方面的整理和修改,失真现象会有所 改观。5.4程序模块要使用 CCS 在系统板上运行程序,光有源文

52、件的主程序 (.c 或 .asm 是不够的,还 需要配置中断向量表(.asm 和命令链接文件(.cmd ,在一些特殊的场合还需要配置 其他的文件。主程序是整个程序的核心,它的作用涉及数据的读 /写和具体的处理过程第 25页 共 33页 以及中断的设置、寄存器的配置等;中断向量表主要作用是告知程序中断跳转的位 置,显而易见,如果在主程序中已经设置,则不再需要配置中断向量表;命令链接文 件(.cmd 的主要作用是分配存储空间,比如存储器的第 0页分配作程序空间,第 1页 分配作数据空间,以及各个段将要放在哪儿(如 .text 段放在数据空间,这个文件对 每个工程来说都是必须的。从附录中的的程序里面

53、,我们可以看到,要完成预定的功能,首先要初始化 DSP 的 串行口和 AIC ,然后就是开辟缓存区以便将输入的数据存储起来等待进一步处理如滤 波、 DA 转换等。设置好硬件和软件后,就可以将程序下载到 DSP 进行录放音功能了。总结本设计中较详细的介绍了 DSP 硬件电路的设计及软件的实现, DSP 是高速器件,其 电路设计的好坏直接影响其功能的实现 , 因此电路的设计与一般电路有很多不同 . 如采 用无源晶振 ; 电源使用专用 DSP 的专用供电芯片。为保持 AD 采样的稳定性 , 模拟地和数 字地应分开 , 但在一点接地 ; 为避免数字信号对模拟信号的干扰 , 数字信号应尽量远离模 拟信号

54、 , 数字信号不能穿越模拟地等等 . 在软件方面要根据硬件配置 CMD 文件以及 BOOTLOAD 的方式等等 . 本系统主要包括 :对语音信号进行放大、滤波、采样、 A/D 转换 等的预处理部分 ; 经 DSP 对语音数字信号进行特定处理部分 ;DSP 与 PC的通信部分 ; 语 音信号在 PC中的存储。经过实验表明,本设计的基于 DSP 语音录放系统具有如下优 点:1 音频数据占用资源少2 声音保真度高3 开发难度低4 语音芯片与 DSP接口电路简单5 体积小通过本设计 , 使我对 DSP 技术有了一个系统的了解 , 但它作为一个新的高科 技 , 其中的奥妙无穷 , 在这方面我还存在很大的

55、差距 , 希望我以本次学习与实践为基础 , 今后能在电子方面尤其是 DSP 技术方面有所成就 。第 26页 共 33页 参考文献1 邹彦,唐东,宁志刚 .DSP 原理及应用 M . 电子工业出版社 ,2012.2 史明泉 . 基于 DSP 的语音录放系统的设计 J . 内蒙古科技大学信息工程学院 ,2011, 41(12:53-55.3 周克良,杨丽荣 . 基于 TMS320C5402的数字压缩语音录放系统 J . 江西理工大学机 电学院 ,2004, 39(11:129-130.4 朱朝文 , 曾水平 . 基于 DSP 的高速音频采集系统的硬件设计与实现 J . 北方工业大 学 ,2009, 29(4:30-33.5 张秋燕,宁延一,姜道连,刘刚 . 基于 DSP 的语音处理系统设计 J . 天津理工学 院 ,2002,26(6:48-51.6 乔建华 , 张井岗 , 李临生 . 基于 DSP 的语音信号采集系统的设计 J . 太原科技大学 电子信息工程学院 ,2005,26(2:107-110.7 王念旭 .DSP 基础与应用系统设计 M. 北京航空航