可编程ASIC设计及应用_[电子科大]设计流程

1、电子科技大学可编程ASIC设计设计流程设计流程学时分配：2电子科技大学实例：智能烧烤机沙河一号智能烧烤机沙河一号智能烧烤机电子科技大学现代IC设计层次电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程前端后端电子科技大学设计层次(1)系统级数据采集信号转换预处理火候控制意外处理LCD显示控制调料控制机械控制中心主控数据存储键盘控制电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算

2、法级运算步运算的控制行为有限状态机、数据流图、控制流图前端后端设计层次(2)算法级（温度控制）熄火升温等待降温喂狗温度到达门限温度到达门限阶段切换熟了焦了新任务电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机前端后端设计层次(3)寄存器级(数字信号处理)寄存器MUX选择时钟时钟alu寄存器寄存器时钟电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本

3、单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图前端后端电子科技大学设计层次(4)逻辑门级(RS触发器)SRQQ电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有

4、限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,C等电压、电流的微分方程前端后端电子科技大学设计层次(5)电路级(CMOS反向器)电子科技大学现代IC设计层次抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,C等电压、电流的微分方程物理（版图）级几何图形前端后端电子科技大学现代IC设计层次抽象

5、层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,C等电压、电流的微分方程物理（版图）级几何图形前端后端电子科技大学“自底向上”与“自顶向下”系统级算法级寄存器级逻辑门级电路级，版图级传统：自底向上现代：自顶向下电子科技大学ASIC半定制与全定制（1） 半定制集成电路设计方法：半定制集成电路设计方法： 设计者可以只完成硬件的逻

6、辑门级结构描述，然后由集成电路制造者用门阵列或者标准单元方法将逻辑门级结构映射到版图，最后制造集成电路。 全定制集成电路设计方法：全定制集成电路设计方法： 设计者自行设计出集成电路的掩膜版图，由集成电路制造者根据版图数据制造集成电路。电子科技大学ASIC半定制与全定制（2）抽象层次抽象层次时序单位时序单位基本单元基本单元电路的功能描述电路的功能描述系统级数据处理进程及通信自然语言描述或者相互通信的进程算法级运算步运算的控制行为有限状态机、数据流图、控制流图寄存器变换级时钟周期寄存器、运算、变换布尔方程、二元决策图、有限状态机逻辑门级延时逻辑门、器件（晶体管）原理图电路级物理时间晶体管、R,L,

7、C等电压、电流的微分方程物理（版图）级几何图形前端后端半定制全定制电子科技大学可编程ASIC 包括CPLD，FPGA等。 常用于电子系统的可编程设计，以及IC设计的验证。 为半定制的数字系统设计提供了便利，极大降低了设计成本和风险。电子科技大学注意 以下将采用“数字集成系统”统称“ASIC”与“可编程ASIC”。电子科技大学数字集成系统设计与综合(1) 集成电路设计过程：硬件的高层次抽象描述 硬件的低层次物理描述把硬件的一种描述形式转换成另一种描述形式采用手工方式采用自动化的计算机辅助设计工具设计综合电子科技大学数字集成系统设计与综合(2)设计层次行为域结构域系统级算法级自然语言描述算法描述自

8、然语言综合(设计)电子科技大学数字集成系统设计与综合(2)设计层次行为域结构域系统级算法级自然语言描述算法描述自然语言综合(设计)寄存器级数据流图描述算法综合(设计)电子科技大学数字集成系统设计与综合(2)设计层次行为域结构域系统级算法级自然语言描述算法描述自然语言综合(设计)寄存器级数据流图描述算法综合(设计)门级逻辑图描述逻辑综合(设计)电子科技大学数字集成系统设计与综合(2)设计层次行为域结构域系统级算法级自然语言描述算法描述自然语言综合(设计)寄存器级数据流图描述算法综合(设计)门级版图级逻辑图描述几何图形描述逻辑综合(设计)版图综合(设计)电子科技大学数字集成系统设计与综合(2)设计

9、层次行为域结构域系统级算法级自然语言描述算法描述自然语言综合(设计)寄存器级数据流图描述算法综合(设计)门级版图级逻辑图描述几何图形描述逻辑综合(设计)版图综合(设计)电子科技大学数字集成系统设计与综合(3)综合的过程由两部分组成：第一步：简单的转换。第二步：优化。自动综合工具被广泛采用的原因：设计方案是否最优并不重要，而设计成本和设计的可靠性(不出错误)是必须最先考虑的因素。有经验的电路设计者直接在中间层次(寄存器传输级等)设计的硬件质量要比综合器产生的好。综合器不可能找出硬件设计的全部可能实现方式，从而不可能得出最优的方案。电子科技大学注意 除了特别说明的地方除外，此后本门课所说的“综合”

10、均是指“逻辑综合”。这也符合工程界的习惯。 相同的代码，针对不同foundry工艺库(可编程asic元件库)综合出来的电路将不相同。 相同的代码，用不同的综合工具综合出的电路也可能不相同。电子科技大学典型IC设计流程系统设计系统验证电子科技大学典型IC设计流程系统设计算法设计系统验证算法验证电子科技大学典型IC设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证电子科技大学典型IC设计流程系统设计算法设计RTL设计逻辑综合向foundry提交网表系统验证算法验证RTL验证注意此处是针对特定的foundry工艺库所进行的综合电子科技大学典型IC设计流程系统设计算法设计RTL设计逻辑综合向

11、foundry提交网表系统验证算法验证RTL验证Foundry进行版图设计Foundry返回最终网表电子科技大学典型IC设计流程系统设计算法设计RTL设计逻辑综合向foundry提交网表系统验证算法验证RTL验证Foundry进行版图设计Foundry返回最终网表后仿真电子科技大学典型IC设计流程系统设计算法设计RTL设计逻辑综合向foundry提交网表系统验证算法验证RTL验证Foundry进行版图设计Foundry返回最终网表后仿真foundry流片电子科技大学典型IC设计流程系统设计算法设计RTL设计逻辑综合向foundry提交网表系统验证算法验证RTL验证Foundry进行版图设计Fo

12、undry返回最终网表后仿真foundry流片前端流程后端流程电子科技大学典型FPGA应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证为什么需要后仿真和硬件验证？电子科技大学典型FPGA应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证EDA工具辅助完成电子科技大学典型FPGA应用设计流程系统设计算法设计RTL设计系统验证算法验证RTL验证逻辑综合布局布线后仿真数据流下载硬件验证本课重点！电子科技大学FPGA开发模型计算机目标板下载电缆电子科技大学中国IC设计工程界中的争议话题：反向提

13、取反向提取版图图像识别电路设计思路分析背景：中国改革开放初期的“以市场换技术”战略并没有取得预期的效果，中国的IT技术特别是IC设计一直处于很低的水平。芯片去除封装电子科技大学IP CORE的三种形式 Soft Core: 源代码或电路图； Firm Core:综合后的网表； Hard Core:最终版图。电子科技大学主流FPGA厂商及其EDA工具 Xilinx公司， Foundation ISE。 Altera公司，MaxPlusII QuartusII。 Lattice公司。 第三方开发工具： 综合工具：Synplify, Synplicity, Leonado等； (动态)仿真工具：Mo

14、delsim等。电子科技大学主流ASIC EDA研发商 开发商有Mentor Graphics、Cadence, Synopsys等。 其开发工具众多，按照功能主要分为设计输入、综合、版图设计、静态时序分析、动态时序分析、功耗估计、可测性分析等。电子科技大学一个硅谷丛林的故事阿凡提 筋斗云 二一年一二月二六于美国硅谷 电子科技大学背景(1) 在二十世纪七十年代的末期，集成电路的设计开始走向商业化。CAD软件出现。 七十年代末与八十年代初，EDA的领头羊是Calma，Computer Vision与Applicon。但是很快，从八十年代中开始，另外三家公司MentorGraphics，Daisy

15、，Valid占有了市场的最大份额。电子科技大学 从八十年代开始,无数的新兴芯片设计公司如雨后春笋般拔地而起，CAD软件行业也开始进入黄金时代。 卡斯特罗: 1993 SDA 。1986，SDA的总裁。1988。SDA + ECAD Cadence，总裁与首席执行官。 1988 1992，Cadence - 行业龙头。电子科技大学 92, 93年，synopsys基本垄断了前端技术;Cadence 后端技术。 突然出现：Arcsys，目标：芯片布局与布线。正是Cadence的核心。 Arcsys：1991年，由四位原是Cadence雇员的中国人成立。 Arcsys产品：ArcCell。电子科技大

16、学AK47 Cadence 徐建国B-Team，展开AK47计划 AK47：Kill Arcsys in 47 weeks。 4盒，47 1 颗子弹。 亚微米时代与超亚微米时代，通道布线技术 面积布线技术。 1993年，Arcsys亏损220 万美金.电子科技大学背叛 Cadence内部分裂。徐建国 VS James Solomon。 1994年3月，徐建国: “我将去海滩”。 B-team崩溃。Cadence防止雪崩：推迟上任；1994年内禁止招聘Cadence员工。电子科技大学间谍战 1995年刚过，Arcsys挖人计划。第1个月：9。 1994年9月，米奇：软件架构工程师。Qplace新

17、布局技术。 Cadence 搜索权。Qplace源码和约会记录，钱财支付等。24小时跟踪。 1995年初，byebye.tar：最新版本的Qplace。电子科技大学 1995年6月。Arcsys上市。 1995年8月。Cypress工程师：Error a: color not found in this file.Error: a color not found in this file.Arcsys未知。 1995年11月，Arcsys + ISS Avanti。 1995年12月，Cacence，搜索令。电子科技大学 漫长的诉讼后，2001年7月25日正式判决。 六人中有四人需服一到两年的

18、刑期，并判决阿凡提对凯登斯的损害性赔偿金额为一亿九千五百万美元，创下硅谷知识产权官司中，公司对公司最高赔偿金额的刑事案件。 电子科技大学1995 2001诉讼期间： 一、置身事外的Synopsys继续其前端技术的领先，目前拥 有八成五的市场。 二、阿凡提在1996年采用“洁净室”手段重写其Arccell的源程序，以保障其合法性，新产品称为银河与阿波罗（ Milkyway，Apollo）。 三、阿凡提的布局与绕线因为在时间驱动技术（Timingdriven）上的优势，继续扩大其市场份额，到二一年与凯登斯大致各占市场的四成。电子科技大学 四、原来的Mentorgraphics重新进入EDA市场。以多层次验证（hierachical verification）取得验证市场以及一些新市场的最大份额。 五、卡斯特罗在一九九七年离开Cadence。按他自己的说法，与阿凡提之战让他恶心，在收购一家名为CP的EDA公司后，终于可以将总裁与首席执行官的责任交给新的首席执行官，从而脱离EDA这个市场。电子科技大学后记 2001.7月后，Avanti绝望。 二一年十二月三日，出人意料之外的，Synopsys宣布