数字钟课程设计

1、河南城建学院本科课程设计报告河南城建学院电子技术基础课程设计报告数字钟课程设计 姓 名： 学 号： 专业班级： 指导老师： 所在院系：电气与信息工程学院 2014年6月20日摘要 电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。数字钟就是由电子电路构成的计时器。是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。主电路系统

2、由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74160。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过

3、六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74160计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的

4、意义。关键词：计时器；计数；译码；报时；校时校分目录引言1第1章 概述21.1 设计任务21.2 设计要求2 1.3 设计目的2第2章 课程设计内容32.1 数字钟的基本组成和基本原理3 2.2 振荡电路3 2.3 分频电路5 2.4 时分秒计数电路6 2.5 校时电路9 2.6 译码显示电路10 2.7 整点报时电路12第3章 系统的整体设计与仿真143.1 系统的总体设计14 3.2 系统的仿真153.2.1仿真软件的简介15 3.2.1电路的仿真15总结16附录17555定时器17参考文献2022引言数字钟是采用数字电路实现的计时装置，并能将计时结果时、分、秒以数字形式显示。随着数字集成

5、电路的发展和石英晶体与555 振荡器的广泛应用，数字钟的精度远远超过老式钟表。同时，数字钟阅读更直观、更容易，因此在各领域的使用越来越广泛。数字钟电路是组合逻辑电路和时序逻辑电路的综合应用。目前广泛使用的数字钟一般是两种: 一种是采用555 定时器构成的多谐振荡电路作为时钟源; 另一种是采用石英晶体为核心的振荡电路作为时钟源。两种方法各有优缺点, 用555定时器中的两个运算放大器作为电压的比较器,灵敏度非常高。因此用这种器件构成的多谐振荡器频率稳定, 受电源电压及环境温度的影响很小。缺点是占空比的调节不灵活, 振荡频率不能太高, 一般不超过几百赫兹。石英晶体两端加不同频率的电压信号石英晶体会表

6、现出不同的阻抗值。因此, 对频率要求很高的情况下要采用石英晶体振荡器。本文将对555 定时器构成的多谐振荡电路作为时钟源的数字钟进行设计。第1章 概述1.1设计任务运用555 定时器构成的多谐振荡器、74LS160、7448、74LS90、等基本逻辑器件设计一个数字电子钟。1.2设计要求1. 能够显示23h59m59s，归零后重新开始；2. 具有校时、校分、校秒功能；3. 具有整点报时功能。1.3 设计目的4. 学会应用数字电路课程的理论知识独立完成一个课程设计。5. 能够通过设计掌握独立分析和解决实际问题的能力。6. 通过设计掌握数字电路设计和制作的一般方法。7. 学会使用和查找设计有关的书

7、籍和资料。8. 通过对实际电路的方案的分析比较、设计计算、元件选取、安装调试环节，初步掌握简单实用电路的分析方法和工程设计。9. 学会撰写课程设计总结报告，培养严肃认真的工作作风和严谨的科学态度。第2章 课程设计内容2.1 数字钟的基本组成和工作原理数字钟电路由主体电路( 振荡电路、分频电路、时分秒计数电路、校时电路、译码显示电路) 和功能扩展电路( 整点报时电路) 两部分组成，它的基本逻辑框图如图1 所示。图2.1数字钟结构框图工作时, 555构成的多谐振荡器产生稳定的脉冲信号, 经过若干次分频, 得到秒脉冲信号。并送计秒电路计数, 当秒计数器计满60秒时, 输出秒进位脉冲,送计分电路计数,

8、 当计分器计满60分时, 输出分进位脉冲, 送计时电路计数, 当计时电路满24 时时, 时、分、秒计数器同时复零, 又开始新一天的计时。2.2 振荡电路图2.2用555定时器组成的占空比可调的多谐振荡器本系统的振荡器采用由555 定时器与RC 组成的多谐振接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到

9、2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 。 本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.图2.3 555构成的多谐振荡器2.3 分频电路分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频，N 个触发器就是2n 个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M 进制计数器就为M 分频器。分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报

10、时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图所示:图2.4分频电路图从图4可以看出，由振荡器的1000Hz高频信号从U1的14端输入，经过3片74LS90的三级1/10分频，就能从U3的11端输出得到标准的秒脉冲信号。相应的如果输入的是100KHz时，就需要5片进行5级分频，电路图画法和上图4一样，同理依次类推。2.4时分秒计数电路计数电路就要用到计数器，而计数器又有同步和异步之分。这里时计数电路要用到

11、24进制计数器；分、秒计数器则需要用到60进制计数器。为了电路器件的统一，也方便电路器件的购买，这里均采用74160同步十进制计数器。74160计数器不仅具有二进制加法计数功能，还具有预置数、保持、和异步置零等附加功能。图中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，EP、ET为工作状态控制端。图2.5 74160同步十进制计数器以下是74160计数器的功能表表2.1 74160计数器功能表有了“秒”信号，则可根据60 秒为1 分，60 分为1 小时，24 小时为1 天的进制，分别选定“秒”、“分”、“时”的计数器。在“秒”计数器中，因为是60 进制，即有60

12、 个“秒”信号，才能输出一个“分”进位信号。若用十进制数表示需要两位十进制的数（个位和十位），这样，“秒”个位应是十进制，“秒”十位应是六进制，符合人们计数的习惯。将来便于应用8421 码译码显示电路，“秒”计数器中通常用两个十进制计数器的集成片组成，然后再采用反馈归零的方法使“秒”十位变成六进制，以使个位、十位合起来实现60 进制图2.6秒部分计数电路其中个位计数为十进制形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端RCO接至十位计数器容许端ENP，ENT，完成个位对十位计数器的进位控制。选择十位计数器QC与QA和个位计数器QD和QA做反馈端，经与非门输出控制LDN

13、置数端，接成六进制计数形式。当计数器状态为59时，重新置数00000000，并输出一进位（S-JW）。其仿真波形为：图2.7秒部分计数仿真电路分钟部分电路与秒钟部分相似，当计数器状态为59时，重新置数00000000，并输出一进位（M-JW）。图2.8分钟部分电路其仿真波形为：图2.9分钟部分仿真电路由两片74160组成的能实现24进制转换的同步递增计数器如图：图2.10小时部分电路图中个位与十位计数器均为十进制计数形式，采用同步级连方式。选择十位计数器的输出端QB和个位计数器的输出端QC作为反馈，可实现24进制递增计数。2.5 校时电路当数字钟的指示同实际时间不相符时，必须予以校准，校时电路

14、的基本原理如图3 所示，即将“秒”信号直接引进“时”计数器，同时将“分”的计数器置0，让“时”计数器快速计数，在“时”的指示调到需要的数字后，再切断“秒”信号，校“分”电路也是按此方法让“秒”信号输入“分”计数器，同时让“秒”计数器置0。快速改变“分”的批示，并到等于需要的数字为止。校“秒”电路略有不同，选用的周期为0.5 秒的脉冲信号，使“秒”计数比正常计“秒”快一倍，以便对准“秒”的数字。图2.11校时电路2.6译码显示电路译码驱动电路是将“ 秒”、“ 分”、“ 时” 计数器输出的8421BCD 码进行编译，转换为数码管需要的逻辑状态，驱动LED-7 段数码管显示，并且为保证数码管正常工作

15、提供足够的工作电流。若将秒、分、时计数器的每位输出分别与相应七段译码器的输出端连接，在脉冲的作用下，便可进行不同的数字显示。由于使用的译码器74LS48 输出端高电平有效，所以选择共阴极的数码管来与之搭配。图2.12 BCD-七段显示译码器7448的逻辑图表2.2 BCD-七段显示译码器的真值表图2.13译码显示电路2.7整点报时电路整点报时电路可设计为在整点前十秒时开始每隔1 秒鸣叫一次，鸣叫时长为1 秒，即59 分51 秒、53 秒、55 秒、57 秒、59 秒各鸣叫一次，到整点时共鸣叫5 次，鸣叫结束，正好是整点。5 次鸣叫中，前4次为低音( 500Hz) ，第5 次为高音( 1kHz)

16、 。因为报时电路因未涉及到“时”，所以它只与“分”、“秒”计数器有关。“分”十位计数器输出端为D4、C4、B4、A4，“分”个位计数器输出端为D3、C3、B3、A3，“秒”十位计数器输出端为D2、C2、B2、A2，“秒”个位计数器输出端为D1、C1、B1、A1。在报时时段内，“分”十位、个位计数器和“秒”十位计数器的状态是不发生变化的，即D4C4B4A4 = 0101，D3C3B3A3 = 1001，D2C2B2A2 = 0101 保持不变，所以C4 = A4 = D3 =A3 = C2 = A2 = 1。只有“秒”个位计数器在正常计数，在51 秒、53 秒、55 秒、57 秒时，A1 = 1

17、，D1 = 0，输出500 Hz 信号; 在59 秒时，A1 = 1，D1 = 1，输出1kHz 信号。综上所述，可得整点报时电路如图7 所示，报时电路采用射极输出推动蜂鸣器，三极管基极串接1k 限流电阻，是为了防止电流过大损坏蜂鸣器图2.14整点报时电路第三章 系统的总体设计和仿真3.1 系统的总体设计 由第二章介绍的电路各个部分的子电路构成的各个部分的功能，再由第一章的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图3.1就时本设计的总体电路：由图3.1可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和RC构成的振荡器产生的1000Hz的高频信号经过由3片7

18、4LS90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。图3.1系统的总体设计图3.2系统的仿真3.2.1 仿真软件简介NI Multisim 软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE 模拟器模仿电路行为。3.2.2 电路的仿真按照原理图逐部分仿真，先仿真数

19、字电子钟的秒部分，然后分部分和时部分，最后是日部分。仿真秒部分时，应先仿真显示器而后是74LS248 译码器，然后是74LS161 计数器组成的60 进制计数器。然后按上述顺序分别连成秒、分、时计数电路。图3.2 秒计数仿真电路总结通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和

20、周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了激情和用心。记得在电子电工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在Internt上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我

21、想在下去的一段时间里，我会将其的实物在一个PLC板实现出来，当然也有可能做成一个成型的数字时钟哦.最后，我要衷心的感谢贺老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。附录5.1 555定时器555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、

22、控制与检测。目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为516V，最大负载电流可达200mA；CMOS定时器电源电压范围为318V，最大负载电流在4mA以下。 555的引脚图如下图：图5.1 555引脚图图5.2用555定时器组成的占空比可调的多谐振荡器555的内部电路和功能：图5.3 555内部电路图上面图5.2是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高