数字电子技术基础简明教程第三章

1、第三章 组合(zh)逻辑电路一、组合逻辑电路(lu j din l)的特点= F0（I0、I1, In - 1）= F1（I0、I1, In - 1）= F1（I0、I1, In - 1）1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。2. 电路结构特点(1) 输出、输入之间没有反馈延迟电路(2) 不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路共九十五页二、组合电路逻辑功能(gngnng)的表示方法真值表，卡诺图，逻辑(lu j)表达式，时间图(波形图)三、组合电路分类 按逻辑功能不同：加法器 比较器 编码器

2、译码器 数据选择器和分配器 只读存储器 按开关元件不同：CMOS TTL 按集成度不同：SSI MSI LSI VLSI共九十五页3. 1 组合(zh)电路的分析方法和设计方法3. 1. 1 组合电路(dinl)的基本分析方法一、分析方法逻辑图逻辑表达式化简真值表说明功能分析目的： 确定输入变量不同取值时功能是否满足要求； 得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现； 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。 变换电路的结构形式(如：与或 与非-与非)；共九十五页二、分析(fnx)举例例 分析(fnx)图中所示电路的逻辑功能表达式真值表A B CY0 0 00

3、0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能判断输入信号极性是否相同的电路 符合电路ABC&1解共九十五页例 3. 1. 1 分析图中所示电路的逻辑(lu j)功能，输入信号A、B、C、D是一组二进制代码。&ABCDY解(1) 逐级写输出(shch)函数的逻辑表达式WX共九十五页例 3. 1. 1 分析图中所示电路的逻辑功能，输入(shr)信号A、B、C、D是一组二进制代码。&ABCDYWX解(2) 化简共九十五页例 3. 1. 1 分析(fnx)图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。(3) 列真值表A B C D

4、A B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000(4) 功能(gngnng)说明：当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。解共九十五页3.1.2 组合电路的基本(jbn)设计方法一、设计(shj)方法逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象： 根据因果关系确定输入、输出变量 状态赋值 用 0 和 1 表示信号的不同状态 根据

5、功能要求列出真值表 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。化简或变换：共九十五页 设定(sh dn)变量：二、 设计(shj)举例 例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。解输入 A、B、C ， 输出 Y 状态赋值：A、B、C = 0 表示 输入信号为低电平Y = 0 表示 输入信号中多数为低电平(1) 逻辑抽象A、B、C = 1 表示 输入信号为高电平Y = 1 表示 输入信号中多数为高电平共九十五页 例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入(shr)信号中的多数电平一致。解 列真值表(

6、2)写输出(shch)表达式并化简最简与或式最简与非-与非式ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111二、 设计举例 例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。共九十五页二、设计(shj)举例 例 3. 1. 2 设计一个表决电路(dinl)，要求输出信号的电平与三个输入信号中的多数电平一致。解(3) 画逻辑图 用与门和或门实现ABYC&1& 用与非门实现&共九十五页 例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒(

7、t xng)有关人员修理。解 (1)逻辑(lu j)抽象输入变量：1 - 亮0 - 灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1 - 有0 - 无列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111(2)卡诺图化简RYG010001111011111共九十五页 例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况(qngkung)下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。解(3) 画逻辑图&1&111RGYZ共九十五页3.2 加法器和数值(shz)比较器3.2.1 加法器一、半加器和全加

8、器1. 半加器（Half Adder）两个 1 位二进制数相加不考虑(kol)低位进位。0 00 11 01 10 01 01 00 1真值表函数式Ai+Bi = Si (和) Ci (进位)共九十五页逻辑图曾用符号国标符号半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi函数式共九十五页2. 全加器（Full Adder）两个 1 位二进制数相加，考虑(kol)低位进位。 Ai + Bi + Ci -1 ( 低位进位(jnwi) ) = Si ( 和 ) Ci ( 向高位进位 )1 0 1 1- A 1 1 1 0- B+- 低位进位10010111

9、1真值表标准与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位0共九十五页卡诺图全加器（Full Adder）ABC01000111101111SiABC01000111101111Ci圈 “ 0 ”最简与或式圈 “ 1 ”共九十五页逻辑图(a) 用与门、或门和非门实现(shxin)曾用符号(fho)国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11共九十五页(b) 用与或非门和非门实现(shxi

10、n)&1&1111CiSiAiBiCi-1共九十五页3. 集成(j chn)全加器TTL：74LS183CMOS：C661双全加器74LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A2B2CIn 2COn+1 2F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 共九十五页二、加法器（Adder）实现(shxin)多位二进制数相加的电路1. 4 位串行进位(jnwi)加法器特点：电路简单，连

11、接方便速度低 = 4 tpdtpd 1位全加器的平均 传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI共九十五页2. 超前进位(jnwi)加法器 作加法(jif)运算时，总进位信号由输入二进制数直接产生。特点优点：速度快缺点：电路比较复杂应用举例8421 BCD 码 余 3 码共九十五页逻辑(lu j)结构示意图集成(j chn)芯片CMOS：CC4008TTL：74283 74LS283超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI共九十五页3. 2. 2 数值(sh

12、z)比较器（Digital Comparator）一、1 位数值(shz)比较器0 00 11 01 10 1 00 0 11 0 00 1 0真值表函数式逻辑图 用与非门和非门实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100=100=100=100=010001=001=001=001B = B3B2B1B0LGM4位数值比较器A3 B3 A2 B2 A1 B1 A0 B0共九十五页&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3B3)(A2B2) (A1B

13、1)(A0B0)4 位数值(shz)比较器M = A3B3+ (A3B3) A2B2 + (A3B3)(A2B2) A1 B1+ (A3B3)(A2B2)(A1B1) A0B0L = M+G1 位数值(shz)比较器AiMiBiAiBiAiBiLiGiAiBi&1&1&共九十五页比 较 输 入级 联 输 入输 出A3B3A2B2A1B1A0B0ABFA B001=001=001=001=001001=010010=100100100=100 4 位集成数值(shz)比较器的真值表级联输入：供扩展使用(shyng)，一般接低位芯片的比较输出，即 接低位芯片的 FA B 。共九十五页扩展(kuzh

14、n)：级联输入 集成(j chn)数值比较器 74LS85 (TTL) 两片 4 位数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS85比较输出1 8 位数值比较器低位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 共九十五页CMOS 芯片设置 A B 只是为了电路(dinl)对称，不起判断作用B7 A7 B6 A6 B5 A5 B4

15、A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成(j chn)数值比较器 CC15485(CMOS)扩展： 两片4 位 8 位VDDA3 B3 FAB FABA y y y y y y y ynull ; END CASE; END PROCESS;END one;共九十五页例 3 .8 .2 8线-3线优先编码器的 VHDL 描述(mio sh)及仿真LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;ENTITY encoder83 IS PORT( d : IN STD_LOGIC_VEC

16、TOR(7 DOWNTO 0); encode: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END encoder83;ARCHITECTURE one OF encoder83 ISBEGINencode z z z zz= x; END CASE; END PROCESS;END one;共九十五页第三章 小结(xioji)一、组合逻辑电路(lu j din l)的特点 组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号，而与电路原来所处的状态无关。逻辑图逻辑表达式化简真值表说明功能二、组合逻辑电路的分析方法 三

17、、组合逻辑电路的设计方法 逻辑抽象列真值表写表达式化简或变换画逻辑图共九十五页练习 写出图中所示电路的逻辑表达式，说明(shumng)其功能ABY1111解1. 逐级写出输出(shch)逻辑表达式2. 化简3. 列真值表0 00 11 01 110014. 功能 输入信号相同时输出为1，否则为0 同或。共九十五页四、常用中规模(gum)集成组合逻辑电路 1. 加法器：实现两组多位二进制数相加的电路。根据进位方式不同，可分为(fn wi)串行进位加法器和超前进位加法器。2. 数值比较器：比较两组多位二进制数大小的电路。集成芯片：74LS183（TTL）、C661（CMOS） 双全加器两片双全加器

18、（如74LS183） 四位串行进位加法器74283、74LS283（TTL）CC4008（CMOS） 四位二进制超前进位加法器集成芯片：7485、74L 85（TTL）CC14585、C663（CMOS） 四位数值比较器共九十五页3. 编码器：将输入的电平信号编成二进制代码(di m)的电路。主要包括二进制编码器、二 十进制编码器和优先编码器等。4. 译码器：将输入的二进制代码(di m)译成相应的电平信号。主要包括二进制译码器、二 十进制译码器和显示译码器等。集成芯片：74148、74LS148、74LS348（TTL） 8 线 3 线优先编码器74147、74LS147（TTL） 10 线

19、 4 线优先编码器集成芯片：74LS138（TTL） 3线 8线译码器（二进制译码器）7442、74LS42（TTL） 4线 10线译码器74247、74LS247（TTL） 共阳极显示译码器7448、74248、7449、74249等（TTL） 共阴极显示译码器共九十五页5. 数据(shj)选择器：在地址码的控制下，在同一时间内从多路输入信号中选择相应的一路信号输出的电路(dinl)。常用于数据传输中的并-串转换。集成芯片：74151、74LS15174251、74LS251（TTL） 8 选 1 数据选择器6. 数据分配器：在地址码的控制下，将一路输入信号传送到多个输出端的任何一个输出端的

20、电路。常用于数据传输中的串-并转换。集成芯片：无专用芯片，可用二进制集成译码器实现。共九十五页练习 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 9 十个输入端中某一个接地(jid)时，显示相应数码。选择合适的器件，画出连线图。YaA3A2A1A0+VCC74LS48显示译码器YbYcYdYeYfYg共阴解1111+VCCY3Y2Y1Y074LS14710线-4线编码器I0I1I9+VCCS0S1S9共九十五页五、用中规模集成电路实现(shxin)组合逻辑函数1. 数据(shj)选择器：为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。2. 二进制译码器：输