集成电路封装概述

1、集成电路封装概述半导体器件有许多封装型式，从DIP、SOP、QPF、PGA、BGA到CSP再到SIP, 技术指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总 体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表 面贴片封装，极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型 矩正封装的出现，它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性 能；晶片级封装、系统封装、芯片级封装是现在第三次革新的产物，其目的就是将封装 减到最小。每一种封装都有其独特的地方，即其优点和不足之处，而所用的封装材料， 封装设备，封装技术根据其需要

2、而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。电 子产品是由半导体器件（集成电路和分立器件）、印刷线路板、导线、整机框架、外壳 及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大， 印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作 为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业 有“工业之米的美称。半导体组装技术（Assembly technology）的提高主要体现在它的封装型式 （Package）不断发展。通常所指的组装（Assembly）可定义为：利用膜技术及微细 连接技术将半导体芯片（chi

3、p）和框架（Lead-Frame）或基板（Substrate）或塑 料薄片（Film）或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝 缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护， 外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以 及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人 已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。 封装的作用包括：1.物理保护。2.电器连接。3.标准规格化。封装的分类：根据材料分类，根据所用的材料来划分半导体器件封装形式有金属封装、陶

4、瓷封装、 金属-陶瓷封装和塑料封装。根据密封性分类，按封装密封性方式可分为气密性封装和树脂封装两类。根据外形、尺寸、结构分类，按封装的外形、尺寸、结构分类可分为引脚插入型、 表面贴装型和高级封装。SiP（system in a package封装内系统，或称系统封装）是指将不同种类的元件，通 过不同技术，混载于同一封装之内，由此构成系统集成封装形式。该定义是经过不断演 变，逐渐形成的，开始是在单芯片封装中加入无源元件，再到单个封装中加入多个芯片、 叠层芯片以及无源器件，最后封装构成一个体系，即SiP。该定义还包括，SiP应以功 能块亚系统形式做成制品，即应具备亚系统的所有组成部分和功能。微电子

5、封装对集成电路（IC）产品的体积、性能、可靠性质量、成本等都有重要影响，IC 成本的40%是用于封装的，而IC失效率中超过25%的失效因素源自封装。实际上， 封装已成为研发高性能电子系统的关键环节及制约因素，全球领先的整合器件制造商 IDM在高密度、高可靠封装技术方面秣马厉兵，封装被列入重点研发计划正处于如火 如茶之中。另外，支持发展速度的硅IC应用所需的无源元件的用量也越来越大，其典 型值超过1： 10,在一些移动终端（手机、笔记本电脑、个人数字助理PDA、数码相机 等）产品中，无源元件和有源器件（芯片为主）之比约为50： 1，甚至可达100： 1，其 成本占元器件总额的三分之一左右，无源元

6、件以电阻器和电容器为主，一部典型的GSM 手机内含500多个无源元件，占电路板面积的50%，而且有30-50%的焊点与此有 关。著名的摩尔定律仍长期有效，芯片功能发展强劲，凸现出无源元件的集成化发展缓 慢，IC的各种封装布线设计及制作技术同样适用于无源元件集成，并可将小型化、集 成化的无源元件封装在统一的封装结构中。为此，很多IDM和封装承包商积极推出新 一代SIP（System in a package，系统封装或称其为封装内系统）技术及其产品，期 望以此弥补SOC（System on a chip片上系统）芯片的某些缺陷，推进在一个封装内 的无源元件集成化，促进新世纪进入一个各类元器件的大

7、集成时代。关于SIP的内涵概念封装就是将具有一定功能的芯片（die，芯粒或称籽芯、管芯），置入密封在与其相适应 的一个外壳壳体中，形成一个完善的整体，为芯片提供保护，并保障信号和功率的输入与 输出，同时，将芯片工作时产生的热量散发到外部环境，确保器件能在所要求的外界环境 及工作条件下稳定可靠地运行，尽管封装形成千差万别，且不断发展，但其生产过程大致 可分为晶圆切片、芯片置放装架、内引线键合（电气互连）、密封等几十个阶段。国内外IDM 和封装业界对究竟什么是SIP的内涵概念颇有争议，从不同角度作了很多探索，至今看法 不一，各执一词，目前尚未统一成十分严格的表征，其技术方案相继被披露出来。简言之，

8、 SIP技术的研发者和评价者大致有以下多种对SIP内涵概念的表述：SIP是基于SOC的一种新封装技术，将一个或多个裸芯片及可能的无源元件构成的高性 能模块装载在一个封装外壳内，包括将这些芯片层叠在一起，且具备一个系统的功能。SIP将多个IC和无源元件封装在高性能基板上，可方便地兼容不同制造技术的芯片，从 而使封装由单芯片级进人系统集成级。SIP是在基板上挖凹槽，芯片镶嵌其中，可降低封装体厚度，电阻、电容、电感等生成于 基板上方，最后用高分子材料包封。常用的基板材料为FR-4、LCP（Liquid CrystalPolymer）。低温共烧多层陶瓷LTCC、Qsprey Metal Al/SiC颗

9、粒增强金属基复合材料等。 SIP在一个封装中密封多个芯片，通常采用物理的方法将两个或多个芯片重叠起来，或在 同一封装衬底上将叠层一个挨一个连接起来，使之具有新的功能。SIP可实现系统集成，将多个IC以及所需的分立器件和无源元件集成在一个封装内，包 括多个堆叠在一起的芯片，或将多个芯片堆叠整合在同一衬底上，形成的标准化产品，可 以像普通的器件一样在电路板上进行组装。SIP为一个封装内集成了各种完成系统功能的电路芯片，是缩小芯片线宽之外的另一种提 高集成度的方法，而与之相比可大大降低成本和节省时间。SIP实际上是多；S片封装MCP或芯片尺寸封装CSP的演进，可称其为层叠式MCP， 堆叠式CSP，特

10、别是CSP因生产成本低，将成为最优的集成无源元件技术，0201型片式 元件也可贴放在较大CSP下方，但SIP强凋的是该封装内包含了某种系统的功能。SIP也就是多芯片堆叠的3D封装内系统（System-in-3D package）集成，在垂直芯片 表面的方向上堆叠，互连两块以上裸芯片的封装，其空间占用小，电性能稳定，向系统整 合封装发展。SIP将混合集成的无源元件封装于四面引线扁平封装QFP或薄微型封装TSOP的封装中， 可有效地减少印刷电路板的尺寸，提高组装密度。SIP可嵌装不同工艺制作IC芯片，以及内嵌无源元件，甚至光器件和微机械电子系统 MEMS，提供紧凑而性能优异的功能产品给用户。SIP

11、通过各功能芯片的裸管芯及分立元器件在同一衬底的集成，实现整个系统功能，是一 种可实现系统级芯片集成的半导体技术。SIP是指通过多芯片及无源元件（或无源集成元件）形成的系统功能集中于一个单一封装 内，构成一个类似的系统器件。当SOC的特征尺寸更小以后，将模拟、射频和数字功能整合到一起的难度随之增大，有 一种可选择的解决方案是将多个不同的裸芯片封装成一体，从而产生了系统级封装。以上 表述多方面明确了 SIP的内涵概念，基于系统化设计思想的SIP方案是富有创意的，所涉 及到芯片、系统、材料、封装等诸多层面问题，涵盖十分广泛，是一个较宽泛的指称，将 会随其技术的发展而扩充完善。SIP的优势特性SIP技

12、术已有若干重要突破，架构上将芯片平面置放改为堆叠式封装的精、 密度增加，性能大大提高，代表着封装技术的发展趋势，在多方面存在极大的 优势特性，现大体归纳如下：SIP采用一个封装来完成一个系统目标产品的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连以及别的IC芯片直接内连技术；封面积比增大，SIP在同一封装中叠加两个或更多的芯片，把Z方向的空间 也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内的封装与芯片面积 比增加到170%，三芯片叠装可增至250%；在物理尺寸上必定是小的，例如，SIP封装体的厚度不断减少，最先进的技术可实现五层堆叠芯片只有1. 0mm厚的超薄封装，三叠层芯片

13、封装的重量减轻35%；SIP可实现不同工艺，材料制作的芯片封装形成一个系统，有很好的兼容性， 并可实现嵌入集成化无源元件的梦幻组合，无线电和便携式电子整机中现用的 无源元件至少可被嵌入30-50%，甚至可将Si、GaAs、InP的芯片组合一体化 封装；SIP可提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得较 宽的带宽，几乎与SOC相等的总线带宽;元件集成封装在统一的外壳结构中，可使总的焊点大为减少，也缩短了元件 的连线路程，从而使电性能得以提高；缩短产品研制和投放市场的周期，SIP在对系统进行功能分析和划分后，可 充分利用商品化生产的芯片资源，经过合理的电路互连结构及封装设计，易于

14、 修改、生产，力求以最佳方式和最低成本达到系统的设计性能，无需像SOC那 样进行版图级布局布线，从而减少了设计、验证、调试的复杂性与系统实现量 产的时间，可比SOC节省更多的系统设计和生产费用，投放市场的时间至少可 减少1/4；采取多项技术措施，确保SIP具有良好的抗机械和化学侵害的能力以及高可 靠性。毫无疑问，SIP与SOC、多芯片组件MCM等有很多惊人的相似之处，分别提供实 现不同级别电子系统的变通方法，尽管存在区别但并不是相互对立的技术，而 是相辅相成适应市场的需求。SOC面临多项制约，如研发成本高，设计周期长， 验证及生产工艺复杂等，在某些情况下是最佳选择，但绝不是所有系统级集成 的唯

15、一选择，多用于相对高端的市场，MCM将两个以上裸芯片和片式元器件组 装在一块高密度多层互连基板上，然后封装在外壳内构成高密度功能电子组件、 部件、子系统或系统，多采用混合集成技术，主要应用于有高可靠性要求而不 太计较价格因素的高性能的电子领域中。与此相反，SIP是针对某个系统进行 功能划分，选择优化的IC芯片及元件来实现这些功能，采用成熟的高密度互连 技术与单芯片封装相同或相似的设备、材料、工艺技术制作生产，在封装中构 成系统级集成，提高性能的同时降低成本，以其很高的性价比应用于中端市场。 SIP的很多优势特性逐渐显露出来，所提出的最终目标是要研发获得能够灵活 地将无源和有源元器件完全封装集成

16、到一起构成系统的新技术。SIP产品架构SIP以满足手机等便携式电子整机产品的体积不断减小，功能日趋复杂的要求为发展 契机，市场上已出现多种SIP产品架构，首次应用是将一个2Mb的SRAM和一个16Mb 的闪存芯片叠加在一个封装中，实现EEPROM功能，用于手机。此后，很多顶级半导体 厂商推出SIP叠层式存储器，可使小空间更快地存储更多数据，支持手机添加数据业务、 数相机、娱乐、超小型PC等多种功能。Intel最先进的SIP技术可以让五层堆叠的闪存 芯片达到1.0mm薄的超薄封装，已推出的5种产品具有X 16和X 32总线宽度以及 SRAM、PSRAM、LP-SDRAM功能，存储容量可达1Gb，

17、芯片采用多极单元MLC技术 与0. 13pm工艺制造。开发出六片芯片SIP，其上部为四个芯片，底部是两个芯片，尺 寸大小为15x11x1.4mm，进一步支持手机的存储容量越来越大的需要。在单块存储卡 上SIP集成多个闪存芯片，将使手持设备能够存储数十分钟长度的DVD视频，成千上万 的高分辨率图像，超过30小时的数字音乐，或者数千兆的数据文件等信息，现在闪存芯 片发展到0. 09pm工艺，0. 07pm和0. 05pm的新一代工艺技术也已开始研发，有 什么样的芯片，就需要相适应的封装，从过去的单一封装壳体演变成与被封装体不可分割 的一部分，封装已涉及到被封装体内，IC生产流程的集中整合和继续垂直

18、细分的趋势同时 存在，两种截然相反的发展最终取决于生产体系的成本最小化因素。从早期的将两个、三个或更多存储芯片叠装在同一壳体内，满足高速数据速率的存储带宽 的需求外，扩展到把不同种类芯片叠装到一个壳内，开发包括数字信号处理器 DSP+SRAM +闪存，专用集成电路ASIC+存储器，数字+模拟十射频，微控制器+存储 器等其它的SIP应用。现代电子系统大都需要完成两种类型的运算，因而需要采用双处理 器的CPU + DSP解决方案，DSP用于完成语音、图像、视频、音频信号的重复性复杂性 运算的实时处理，CPU刚用于完成电源管理，人机界面协议栈操作，易于实现灵活控制， 两者各有短长，有融合的趋势，两个

19、核封装在一起，或将DSP的内核移植到单片PCU中 的SOC集成。SIP智能功率器件将系统的控制部分和功率场效应MOS晶体管及驱动、保 护、辅助电路等，融合于紧凑、性能强劲的绝缘式封装内。在1. 6x1. 6x0. 6mm的SOT553 / 563单封装内集成多个瞬变电压抑制元件，形成微型封装集成瞬态电压保护器 件，减少占用电路板空间达36%,降低厚度40%。对SIP产品架构方式的研发集中在片 对片、片叠片、封装在超薄型外壳内再垂直叠放、衬底直焊等方面，芯片之间多数采用周 边互连，某些是用阵列式互连，也有采用直接式；间接式两大类的互连，或晶圆级超级减 薄露出内连柱及键合形成的互连，作为有系统功能

20、的整体IC应用，但又不是一个单一的 芯片。SIP最张扬的架构是可以在封装内封装集成无源元件，首先将无源元件小型化及集成 化后，再封装在统一的封装结构中，有一种简化结构：基板20mm2,厚2mm，中心挖 凹槽，以便镶嵌一个约10mm见方、0. 3mm薄的IC芯片（开凹槽可以降低总体厚度， 降低厚度对于整机产品设计是非常关键的要求），芯片上方与基板平齐，下方与基板之间充 填10pm厚的环氧树脂作胶接剂；芯片上方排列着100个直径为67pm的接点，其间充 填聚酰亚胺；接点上方制成各种电容、电阻及铜导体，它们之间以环氧树脂绝缘。封装内 无源元件的集成化有LTCC和低温共烧铁氧体LTCF等技术，分别形成

21、集成电容器、电阻 器、电感器、平面变压器、EMI滤波器和EMI磁珠阵列等无源元件的陶瓷基板、磁性基板， 尽可能多地将各种无源元件集成在一个单独的封装结构内，与在多层印制电路板中埋置无 源元件、无源元件制作在硅芯片上同步发展。Philips的BGBI02体现了全新的SIP，在 一个传统的超小型6x6mmHVQFN封装中结合了有源和无源元器件，综合了所有的射频 组件，如收发器、平衡/不平衡变换器、切换和天线滤波器等，极大地简化了蓝牙应用的 开发和生产。有一种2. 4GHz的SIP产品，将射频、8051MCU、9通道12位。A/DC、 外围元件、电感和滤波器全部集合在尺寸6x6mm的QFN封装中。还

22、开发出存储器与基 带IC的集合架构，在一个封装中集成了 ASIC、CPU、同步DRAM、闪存各一片。SIP的相关技术SIP是IC产业链发展中的知识、技术、方法相互渗透交融，综合应用的结果，最大 限度地灵活利用各种不同芯片资源和封装互连优势，尽可能地提高性能，降低成本，在做 深做透的研发过程中涉及到多种技术问题，相关技术包括热设计，I/O 口的重分布，减薄 大规模IC芯片的背面厚度，若干芯片的层叠组装和高密集互连技术等。在封装设计中，热设计是重要环节之一，热失效已成为封装失效的主要因素，占50%以上。 对于SIP而言，系统的热耗散问题也是至关紧要的，能否迅速散热制约着设计的成败，在 设计SIP时

23、，必须事先仿真由系统功耗引起的温度分布状况和热传递过程，以数值模拟为 手段，预测器件的传热特性，分析其对系统各方面的影响，并研究相应的散热处理方法， 例如，采用导热性能好的材料，或减少基板厚度，不使芯片产生热失效所允许的输人功率 耗散密度。SIP的片间总线性能已成为提高系统内部总线带宽的关键，SIP内部芯片间采用的是 非复用总线，使输入和输出路径分开，有丰富的连线资源，靠得很近的芯片减少了片间总 线长度及电容，扩展片间连线的信号位数，提高工作频率。同时在片间也可以采用现有成 熟的系统总线标准作为折衷方案，使IC芯片不经过大的改动即可应用，设计出适合SIP 的片内总线和片间总线，能获得很高的效益

24、，系统总线传输数据的带宽与时钟频率f，数 据宽度W成正比。在封装衬底信号层上的布线和对引脚的某些线路的重新布置，即可简化 芯片引脚与衬底的连接，互连线的延迟现象对于系统的设计有相当大的影响。先进的封装技术要求芯片的厚度不断减薄，已制作图形晶圆的背面减薄是封装制造过程中 的极为重要的工序，超精密磨削、研磨、抛光、腐蚀作为硅晶圆背面减薄工艺获得广泛应 用，减薄后的芯片可提高热发散效率、机械性能、电性能、减小芯片封装体积，减轻划片 加工量。目前，200mm已制作电路图形晶片的减薄水平是0.12-0.15mm，300mm 晶片要达到这一水平还需要采用化学机械抛光、等离子腐蚀、先划片（半切割，切入晶圆后 还剩下200pm）后研磨等技术，今后的发展趋势是达到0. 05mm以下的厚度。硅晶片 上电路层的有效厚度一般为5-10pm，为保证其功能，并有一定的支撑厚度，晶片的减薄 极限为20-30pm。占总厚度90%左右的晶片是为保证在芯片制造、测试、运送过程中有 足够的强度，300mm晶片的平均厚度为775pm, 200mm晶片为725pm，因此，在电路层制作完成后，需要对其进行背面减薄，晶片越薄，其柔韧性越好，受外力冲击引 起的应力也越小。在两个叠层芯片之间加入隔离层薄膜后的柱状互连也可满足布线要求，各层均敷铜箔 并刻蚀出布线图形，制作互