539-eMBB场景polar 和 LDPC 编码性能_第1页
539-eMBB场景polar 和 LDPC 编码性能_第2页
539-eMBB场景polar 和 LDPC 编码性能_第3页
539-eMBB场景polar 和 LDPC 编码性能_第4页
539-eMBB场景polar 和 LDPC 编码性能_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、eMBB场景polar和LDPC编码性能信道编码方案是5GNR接入技术的基本问题之一。作为NR-eMBB方案的候选方案,提出了三种信道编码方案卩Polarcode,Turbocode和LDPCcode。在本文中,主要接受华为给出的三种信道编码方案的性能比较结果。Polarcode是基于信道极化的可证明容量实现码。Polarcode的构造方法在R1T64309和R1-167209中有详细介绍,由于Polarcode的嵌套结构,Polarcode很容易支持任意的编码速率和信息长度。除了简单的SC解码器外,CA-SCL解码器也可以达到很好的性能。LDPC码有两种方法。首先,为了支持多速率,需要准备许

2、多LDPC码的协议,以降低在发送端过多的穿孔所带来的复杂性,同时还要考虑这些协议的存储。第二,采用嵌套矩阵,支持多速率。然而,嵌套矩阵具有较小的提升尺寸,导致高编码/解码复杂度和性能下降。另外,对于这两种方法,PCM:paritycheckmatrix(奇偶校验矩阵)应设计为简单的速率自适应和HARQ方案。这里对极性码和LDPC码的性能进行了比较,并在eMBB情况下增加了LTE-turbo性能,以供参考。先看两张模拟参数表:表1:Polar、Turbo和LDPC的eMBB仿真参数ChannelAWGNModulationQPSK,64QAMCodingSchemeLDPCTurboPolarC

3、oderate1/5,1/3,2/5,1/2,2/3,3/4,5/6,8/9DecodingalgorithmLOMS(20)Max-log-map(8)List-32Info.blocklength100,400,1000,2000,4000,6000,8000表2:Polar和LDPC的精细模拟参数ChannelAWGNModulationQPSK,64QAMCodingSchemeLDPCPolarCoderate1/3,2/5,1/2,2/3,3/4,5/6,8/9DecodingalgorithmLOMS(20)List-32Info.blocklength1000:8:5000根据

4、这两个模拟假设,模拟了一组富块长度和码率组合oPolarcode的译码算法是CA-SCL32。对于LDPC,译码算法采用了20次迭代的最小和分层,这里采用了Samsung在R1-164812中LDPC的奇偶校验矩阵和相应的最小和分层译码算法的归一化值。对于turbo,它是max-log-map,比例=0.75,迭代次数是8。在模拟过程中,对于所有信息长度的Turbo码和LDPC码不添加CRC位,对于信息长度为100和400的Polarcode,添加8位CRC位。对于Polarcode的其他情况,使用24位CRC。调制Modulation=QPSK6_R=fi邑ELER=125P.R=5BLER

5、=1e-1TRW/3月Ll=2ie-1T,R=l2,BLER1a-1R=H2,BLER=1d-jPJP=1i,2.BLER=1e-10T.RI/S.eiER-llLR=d3,BLER=1e-J4T.R1/5,BLER1e-1,R=1ffi,BLER=1c-JR=1.5.ELLR=10-J10IDP.R=m.BLER=1fi-19PR-2.BLER-1e-4爲=的1和1討,5一Infolength亠旳p】oz、w山图1:Es/N0(dB)为BLER=1e1,QPSKModulation=64QAM图2:Es/NO(dB)为BLER=1e-1,64QAM对于Rl-164812中给出的lln-lik

6、e嵌套矩阵,通过缩短和屏蔽1/3奇偶校验矩阵,可以获得高于1/3的编码率。因此,对于较高的编码速率(例如1/2和2/3),性能损失比编码速率1/3的性能损失更大。从图1和图2可以看出,在编码速率为1/3时,与Polar相比,性能损失约为0.2-0.4dB。然而,对于编码率1/2和2/3,损耗大约为1dB。对于低于1/3的编码率,之前只是从1/3奇偶校验矩阵中重新传输部分编码比特。因此,对于编码率低于1/3的情况,将没有编码增益。此外,对于QPSK和64-QAM,LDPC和Turbo码的性能损失与Polar码的性能损失趋势相同。结论是:Polar和Turbo码在所有码率下都优于11n-like-

7、LDPC码。Polar在所有码率和块长上都比Turbo码和11n-like-LDPC码有更好的性能。细粒度性能比较Modulation=QPSK1QDD15叩2DDQ2嗣3WD3刃U4阿45QQ5QpDIrrfbItanglhAverageReceivedEs/NOPointsAtBLER=#.C1forQPSK432岂呈征山AverageRcividE/N0PointsAtBLERs0.01forCPSKL.R=033sBLER=?fl-215002DD025003D0C35QCaaao45COliiifolengthmpozK山图3:针对8-bit,Es/NO(dB)为BLER=1e-2,

8、QPSK为了支持类似于LTE中Turbo粒度的细粒度,应该仔细设计嵌套矩阵,以避免某些代码长度导致性能急剧下降。如图3所示,这些糟糕的性能点往往发生在低编码率区域。对于极高的编码速率区域,LDPCcode有大约0.2-0.4dB的性能损失和更多的波动点。下面给出了更多的细粒度模拟结果。CodingRate=1/3-0.2恥-h50D0IODO图4:针对粒度为8在BLER=1e-2的Es/N0(dB),QPSK,R=1/3CodingRate=1/2AverageReceivedENDPointsAtBLER=0,01forQPSKL,RO.BLER-la-2P.R=0.5,BLEjR=1b-2

9、WOO150Q200025003000350040004&005000InfoIengtln图5:对于粒度为8的QPSK,BLER0.01时的Es/N0(dB),R=1/2CodingRate=5/610D015DQ2OT0250U3W035Q04DQ045005000llnfaOBngthAv&rafrRecakvAdPointsAtBLER=1a-2fi&rQPSK图6:对于粒度为8的QPSK,BLER0.01时的Es/NO(dB),R=5/6从图4、图5和图6可以看出,在编码率为1/3时,存在一些比编码率为5/6时性能损失更大的缺点。然而,在编码率为5/6时,有更多的波动点。在图5中,与

10、Polar码相比,LDPC码在所有信息长度上都有大约ldB的性能损失。结论是:为了支持细粒度,LDPC可能有一些性能急剧下降的缺点,这意味着应该仔细设计缩短和穿孔方案。Polar码没有这样的问题。关于Polar解码器的设计,有如下方案:SClist(SCL)decoding:SC解码器通过在每个解码步骤保持候选列表来概括SC解码,其中列表大小为L。在列表解码期间,保留具有最佳路径度量的L条路径。最后,选择具有最佳路径度量的路径作为最终解码结果。SCstack(SCS)decoding:stack译码器是SC译码器的另一个推广,与SCL类似,它在译码过程中产生了许多候选码。不同之处在于,SCS不

11、是保持所有候选路径的长度相同,而是开发具有最可能路径的路径。如果某个长度的路径数达到L,则从堆栈中删除所有较短的路径。当L被设置为与SCL中的相同并且使用足够大的Q时,SCS具有与SCL相同的性能。表3:解码器比较SCSCLSCSPPD计算的复杂O(N*log2(N)O(L*N*log2(N)+O(L*N*log2(N)+Average:10%SCL性O(L*(N-1)+K*O(2*L*log2(2*L).O(L*(N-1)+K*O(Q*log2(Q).Worst:SCL存储容量1*SC(verysmall)L*SC(big)Q*SC(big)l*SC,l=1/4*L(medium)时延很短中

12、Average:mediumWorstcase:longerAverage:lowWorstcase:medium吞吐量很高中断Average:mediumWorstcase:LowAverage:highWorstcase:medium由于分割率很低,解码路径通常不需要推送到队列或从队列中弹出,这意味着一种高度并行的内存组织和高效率的PE利用率。在这种情况下,解码路径的行为与独立SC解码器相同。这种类型的多个路径可以并行开发,如下图所示ointPathbufferLLRs(aftersavepoints;online-computing)-LLRtables(beforesavepoints

13、)SplitBfLButRLLRLLR.LLRLLRR.LLRR4ookfOraventPopathPushPathsV图7:优先并行解码架构在框图中,有八个并行处理单元,每个并行处理单元包含用于存储LLR表的RAM单元和用于计算LLR的处理元件(PE:processingelement)。如果处理单元到达一个分割点,新生成的两条路径将被推送到优先级队列中。同时,缓冲器中的路径将被填充到空出的处理单元中以进行进一步处理。随后,将弹出一条具有最佳路径度量的路径来填充路径缓冲区。这样,在等待队列操作的结果时,PE将永远不会空闲。极Polar解码器最消耗的区域是存储路径度量和LLR表,它们占据了大约80%的RAM。华为给出的数据证明,在适当的重新设计下,它们可以大大减少。新的路径度量:可以利用先验知识和后验知识来定义一个在PPD(Prioritizedparalleldecoder)中更有效的路径度量。该先验知识用于补偿路径扩展过程中的平均代价

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论