计算机组成原理实验说明分解

1、计算机构成原理实验说明分解计算机构成原理实验说明分解36/36计算机构成原理实验说明分解实验一运算器构成实验一、实验目的熟习双端口通用存放器堆（组）的读写操作。熟习简单运算器的数据传递通路。考证运算器74LS181的算术逻辑功能。按给定数据，达成指定的算术、逻辑运算。二、实验原理上图是本实验所用的运算器数据通路图。参加运算的数据第一经过实验台操作板上的八个二进制数据开关SW7-SW0来设置，而后输入到双端口通用存放器堆RF中。已连结到实验台的时序电路上。制电平信号的开关，开关向上时为可依据实验详尽状况采纳。RF由一个ispLSI1016实现，功能上相当于四个8位通用存放器，用于保留参加运算的数

2、据，运算后的结果也要送到RF中保留。双端口存放器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用存放器，RD1、RD0用于采纳从A端口（左端口）读出的通用存放器。而WR1、WR0用于选择写入的通用存放器。LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用存放器。RF的A、B端口分别与操作数暂存器DR1、DR2相连：其余，RF的B端口经过一个三态门连结到数据总线DBUS上，因此RF中的数据能够直接经过B端口送到DBUS上。DR1和DR2各由1片74LS273构成，用于暂存参加运算的数据。DR1接ALU的A输入端口，DR2接

3、ALU的B端口。ALU由两片74LS181构成，ALU的输出经过一个三态门(74LS244)发送到数据总线DBUS上。图中尾巴上带粗短线标记的信号都是控制信号，此中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl，ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0Kl5来模拟。T2、T3是脉冲信号，印制板上#为低电平有效。K0K15是一组用于模拟各控1，开关向下时为0，每个开关无固定用途，实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。将DP开关置l，将DB开关

4、置0，每按一次QD按钮，则次序产生Tl、T2、T3、T4各一个单脉冲。三、实验任务按图要求，将运算器模块与实验台操作板上的线路进行连结。置DP=1,DB=0,编程开关拨到正常地点.数据通路电平开关WR0K0WR1K1RS0K2RS1K3SW_BUS#RS_BUS#K4K5LDRiK6用开关SW7-SW0向通用存放器堆RF内的R0-R3存放器置数34H、21H、52H、65H。而后读出R0R3的内容，在数据总线DBUS上显示出来。令DR1=55H、DR2=0AAH、Cn#=1，考证ALU的正逻辑算术、逻辑运算功能。四、实验要求做好实验预习。掌握运算器的数据传递通路和ALU的功能特征，并熟习本实验

5、中所用的控制台开关的作用和使用方法。仔细仔细达成实验，填写实验一表1、实验一表2。3.写出实验报告，分析实验结果并简述心得意会。实验二双端口储存器原理实验一、实验目的认识双端口静态随机储存器IDT7132的工作特征及使用方法。认识半导体储存器如何储存和读出数据。认识双端口储存器如何并行读写，并分析矛盾产生的状况。二、实验原理图示双端口储存器的实验电路图。这里使用了一片IDT7132(20488位)，两个端口的地点输入A8Al0引脚接地，所以实质使用储存容量为256字节。左端口的数据部分连结数据总线DBUS7-DBUS0，右端口的数据部分连结指令总线INS7-INS0。储存器IDT7132有6个

6、控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低电平有效。当CER#=1时，严禁左端口读、写操作；当CER#=0时，同意左端口读、写操作。当LR/W#为高时，左端口进行读操作；当LR/W#为低时，左端口进行写操作。当OER#为低时，将左端口读出的数据放到数据总线DBUS上；当OER#为高时，严禁左端口读出的数据放到数据总线DBUS上。CER#、RR/W#、OER#控制右端口读、写操作的方式与CEL#、LR/W#、OER#控制左端口读、写操

7、作的方式近似，当CEL#=0且LR/W#=l时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上(此后将OEL#称为RAM_BUS#)。有两点需要说明：（1）右端口读出的数据（更的确的说法是指令）放到指令总线IBUS上而不是数据总线DBUS上。（2）所有数据/指令的写入都使用左端口，右端口作为指令端口办理成一个只读端口（实验台上OER#已固定接地，RR/W#固定接高电平）。储存器左端口的地点存放器AR和右端口的地点存放器PC都使用2片74LS163，拥有地点递加的功能。同时，PC在此后的实验中间也起到程序计数器的作用。左右端口的数据和左右端口的地点都有特定的显示灯显示，储存器得悉和写入

8、数据都由实验台操作板上的二进制开关分时给出。当LDAR#=0时，AR在T2时从DBUS接收来自SW7-SW0的地点；当AR+1=1时，在T2储存器地点加1。LDAR#和AR+1不可以同时有效。在下一个时钟周期，令CEL#=0、LR/W#=0，则在T2的上涨沿开始进行写操作，将SW7-SW0设置的数据经DBUS写入储存器。三、实验任务按电路图要求，将有关控制信号和二进制开关对应接好，频频检查后接通电源。编程开关拨到正常地点；置DP=1,DB=0；AR+1和PC+1两个信号接地。数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6

9、将二进制数码开关SW7-SW0(SW0为最低位)设置为00H，将其余作为储存器地址置入AR；而后将二进制开关的00H作为数据写入RAM中，用这个方法向储存器的10H、20H、30H、40H单元挨次写入10H、20H、30H、40H。使用储存器的左端口，挨次将第2步存入的5个数据读出，观察各单元中存入的数据能否正确。记录数据。注意：严禁两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当储存器进行读出操作时，务势必SW_BUS#的三态门封闭。而当向AR送入数据时，双端口储存器也不可以被选中。经过储存器的右端口，将第2步存入的5个数据读出，观察结果能否与第3步结果相同。记录数据。双端口储

10、存器的并行读写和接见矛盾将CEL#、CER#同时置为0，使储存器的左右端口同时被选中。当AR和PC的地点不相同时，因为都是读操作，也不会矛盾。假如左右端口地点相同，且一个进行读操作，一个进行写操作，就会发生矛盾。检测矛盾的方法：观察两个端口的忙信号输出指示灯BUSYL#和BUSYR#。BUSYL#/BUSYR#灯亮(为0)时，不必定发生矛盾，但发生矛盾时，BUSYL#/BUSYR#必然亮。四、实验要求l.做好实验预习，掌握IDT7132双端口储存器的功能特征和使用方法。达成实验任务2、3、4，分别填写实验二表1、实验二表2、实验二表3。试验双端口储存器的并行读写和接见矛盾，并分析原理。写出实验

11、报告，分析实验结果并简述心得意会。实验三数据通路构成实验（选作）一、实验目的进一步熟习计算机的数据通路将双端口通用存放器堆和双端口储存器模块连结，构成新的数据通路掌握数字逻辑电路中的一般规律，以及除去故障的一般原则和方法锻炼分析问题和解决问题的能力，在出线故障的状况下，独立分析故障现象，并除去故障二、实验原理图示出了数据通路实验电路图，它是将双端口储存器实验模块和一个双端口通用存放器堆模块(RF)连结在一同形成的。双端口储存器的指令端口不参加本次实验。通用存放器堆连结运算器模块，本实验波及此中的操作数存放器DR1。因为双端口储存器RAM是三态输出，因此能够将它直接连结到数据总线DBUS上。其余

12、，DBUS上还连结着双端口通用存放器堆。这样，写入储存器的数据可由通用存放器供应，而从储存器RAM读出的数据也可送到通用存放器堆保留。三、实验任务将实验电路与控制台的有关信号进行连结。数据通路RS0RS1RD0RD1WR0WR1LDRiLDDR1模拟开关K0K1K2K3K4K5K6K7数据通路RS_BUS#SW_BUS#ALU_BUS#RAM_BUS#LR/W#CEL#LDAR#模拟开关K8K9K10K11K12K13K14数据通路AR+1CER#Cn#MS0S1S2S3模拟开关地VCCVCC地地地地地用8位数据开关SW7-SW0向RF中的四个通用存放器分别置入以下数据：R0=OFH，R1=0

13、F0H，R2=55H，R3=0AAH。用8位数据开关向AR送入地点0FH，而后将R0中的数据0FH写入双端口储存器中。用相同的方法，挨次将R1、R2、R3中的数据分别置入RAM的0F0H、55H、0AAH单元。分别将RAM的0AAH单元数据写入R0，55H单元数据写入R1，0F0H单元数据写入R2，0FH单元数据写入R3。而后将R0-R3中的数据读出，考证数据的正确性，并记录数据。校验结果。四、实验要求1做好实验预习和准备工作，掌握实验电路的数据通路特色和通用存放器堆的功能特征。达成实验任务，填写实验三表1、2、3。写出实验报告，分析实验结果并简述心得意会。实验四常例型微程序控制器构成实验一、

14、实验目的掌握时序发生器的构成原理掌握微程序控制器的构成原理二、实验原理时序发生器TEC-5计算机构成原理实验系统的时序电路以以下图。电路采纳500K晶振、2片GAL22VlO、一片74LS390（分频器），可产生两级等间隔时序信号TlT4和WlW3，此中一个W由一轮TlT4循环构成，它相当于一个微指令周期或硬联线控制器的一拍，而一轮WlW3循环可供硬联线控制器履行一条机器指令。本次实验不波及硬联线控制器，所以时序产生器中的有关内容也可依据需要放到硬联线控制器实验中进行。微程序控制器只使用时序信号TIT4，产生T信号的功能集成在左侧GAL22VlO芯片中，其余它还产生节拍信号W1、W2、W3的控

15、制时钟CLK1。硬联线控制器只使用时序信号WlW3，产生W信号的功能集成在右侧GAL22VlO芯片中。左侧GAL22VlO芯片的输入信号MF是实验台上晶体振荡器的输出，频次为500KHz。Tl至T4的脉冲宽度为2S。CLR#为复位信号，低有效。实验台处于任何状态命令CLR#=0，都会使时序发生器和微程序控制器复位(回到初始状态)，复位后时序发生器停在T4、W3状态，微程序地点为000000B。建议每次实验仪加电后，先用CLR#复位一次。控制台上有一个CLR#按钮，实验台印制板上已连好控制台CLR#到时序电路的连线。TJ(停机)是控制器的输出信号之一。连续运转时，假如控制信号TJ=l，会使机器停

16、机，停止发送时序脉冲TlT4、WlW3，时序停在T4。注意划分在实验台上时序信号发生器的输入信号TJ和控制储存器产生的TJ信号。QD(启动)是来自启动按钮QD的脉冲信号，在GAL22VlO芯片中，对QD用MF进行了同步，产生QDl和QD2。ACT表示QD1上涨沿，表达式是QD1&！QD2，脉冲宽度为2S。QDR是运转标记，QD信号使其为l，CLR#信号将其置O。DP(单拍)是来自控制台的DP开关信号，当DP=l时，机器处于单拍运转状态，按一次启动按钮QD，只发送一条微指令周期的时序信号就停机。利用单拍方式，每次只履行一条微指令，因此能够观察微指令代码和目前微指令的履行结果。DB、SKIP、CL

17、K1信号以及WlW3时序信号都是针对硬联线控制器的。WlW3是节拍信号，硬联线控制器履行一条机器指令需要一组WlW3信号。DB(单步)信号就是每次发送一组W信号后停机，履行某些机器指令不需要完好的一组W信号，SKIP信号就是用来跳过本指令节余的W节拍信号的。数据通路微程序控制器是依据数据通路和指令系统来设计的。这里采纳的数据通路综合前面各实验模块。微指令格式依据给定的8条机器指令功能和数据通路整体图的控制信号，采纳的微指令格式如上图。微指令字长31位，此中次序控制部分9位;鉴别字段3位，后继微地点6位。操作控制字段22位，各位进行直接控制。对应微指令格式，微程序控制器的构成以以下图：控制器采纳

18、4片E2PROM(HN58C65)构成，HN58C65是8K*8位的，地点输入端有13位(A12-A0)，实验中只用到A5-A0，所以A12-A6接地，实质的使用空间为64字节。微地点存放器AR共6位，用一片8D触发器74LS174构成，带有异步清零端。两级与，或门构成微地点转移逻辑，用于产生下一微指令地点。在每一个T1的上涨沿，新的微指令地点打入微地点存放器中，控制储存器随即输出该条微指令的控制信号。微地点转移逻辑生成下一微地点，等到下一个T1上涨沿，将其打入微地点存放器中。微地点转移逻辑的多个输入信号中，SWC、SWB、SWA是控制台指令的定义开关，他们用来决定控制台指令微程序的分支。C是

19、进位信号，IR7-IR4是机器指令的操作码字段，依据他们的值来控制微程序转向某个特定的分支。机器指令与微程序为简单了然，本实验仪使用8条机器指令，均为单字长(8位)指令。指令功能及格式以下表所示。指令的高4位（IR7-IR4）是操作码，供应给微程序控制器，低4位供应给数据通路。上述8条指令的微程序流程设计以以下图。每条微指令可按前述的微指令格式变换成二进制代码，而后写入控存中。控制台指令和机器指令微指令代码表以下：为了向RAM和存放储器堆中装入程序和数据，检查写入能否正确，并能启动程序履行，还设计了以下五个控制台操作微程序：（DP=0，DB=0）启动程序(PR)：按下复位按钮CLR#后，置SW

20、C=O，SWB=O，SWA=0，用数据开关SW7SWO设置内存中程序的首地点，按QD按钮后，启动程序运转。写储存器(WRM)：按下复位按钮CLR#后，微地点存放器状态为全零。此时置SWC=O，SWB=0，SWA=1。在SW7-SW0中置好储存器地点，按QD启动按钮将此地点打入AR。在SW7-SW0中置好数据，按QD启动按钮将此数据写入AR指定的储存器单元，这时AR+1。重复，直到按复位键CLR#为止。这样就实现了对RAM的连续进行手动写入。读储存器(RRM)：按下复位按钮CLR#后，置SWC=O，SWB=1，SWA=0。在SW7-SW0中置好储存器地点，按QD启动按钮将此地点打入AR，RAM中

21、此地点单元的内容读至DBUS显示。按QD按钮，这时AR+1，RAM中新地点单元的内容读至DBUS显示。重复，直到按复位键CLR#为止。这样就实现了对RAM的连续读出显示。存放器写操作(WRF)：按下复位按钮CLR样后，置SWC=O，SWB=l，SWA=l。在SW7-SW0中置好储存器地点，按QD启动按钮将此地点打入AR存放器和PC计数器。在SW1、SW0置好存放器选择信号WR1、WR0，按QD启动按钮，经过双端口储存器的右端口将WR1、WR0（即SW1、SW0）送到指令存放器IR的低2位。在SW7-SW0中置好要写入存放器的数据，按QD启动按钮将此数据写入由WR1、WR0指定的存放器。重复，直

22、到按复位键CLR#为止。存放器读操作(RRF)：按下复位按钮CLR#后，置SWC=l，SWB=O，SWA=O。在SW7-SW0中置好储存器地点，按QD启动按钮将此地点打入AR存放器和PC计数器。在SW3、SW2置好存放器选择信号RS1、RS0，按QD启动按钮，经过双端口储存器的右端口将RS1、RS0（即SW3、SW2）送到指令存放器IR的第3、2位。RS1、RS0选中的存放器数据读出到DBUS上显示出来。重复，直到按复位键CLR#为止。三、实验任务按实验要求，连结实验台的电平开关K0-K15，时钟信号源和微程序控制器。连结达成后应仔细检查一遍，而后才能够加上电源。控制器CIR4IR5IR6IR

23、7模拟开关K0K1K2K3K4时序电路的TJ、SKIP为地（GND）。TJ是时序电路中的TJ,不是控制器中的TJ(该TJ由控制器产生,不可以接输入信号),千万不要接错。注意：本次实验只做微程序控制器自己的实验，故微程序控制器输出的微命令信号与履行零件(数据通路)的连线不连结。熟习微指令格式的定义，按此定义将微程序流程图所示的所有微程序变换成二进制代码，并列表登记。此表请在预习时达成。控制台操作的功能由SWC、SWB、SWA三个二进制开关的状态配合P0判断来决定。用单拍(DP)方式履行控制台操作微程序，观察鉴别字段和微地点指示灯的显示，追踪微指令的履行状况，并与上表数据比较。深刻理解0FH微指令

24、的功能和P1测试状态条件(IR7-IR4)，用二进制开关设置IR7-IR4的不一样状态，观察ADD至OUT八条机器指令对应微程序的微命令信号，特别是微地点转移的实现，并与上边表格进行比较。四、实验要求l.做好实验预习，掌握微程序控制器和时序产生器的工作原理。在实验进行前填好实验四表1，并列好所有表格数据和理论分析值。依据实验任务所提的要求，实验填写好实验四表2、实验四表3。写出实验报告，分析实验结果并简述心得意会。实验五CPU构成与机器指令履行周期实验一、实验目的将微程序控制器同履行零件(整个数据通路)联机，构成一台模型计算机用微程序控制器控制模型计算机的数据通路经过TEC-5履行由8条机器指

25、令构成的简单程序，掌握机器指令与微指令的关系，坚固成立计算机的整机看法二、实验原理本次实验用到前面四个实验中的所有电路，包含运算器、储存器、通用存放器堆、程序计数器、指令存放器、微程序控制器等，将几个模块组合成为一台简单计算机。所以，在基本实验中，这是最复杂的一个实验，也是最能获取收获的一个实验。在前面的实验中，实验者自己作为“控制器”，达成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来达成。cpu从内存拿出一条机器指令到履行指令结束的一个机器指令周期，是由微指令构成的序列来达成的，即一条机器指令对应一个微程序。三、实验任务对下边机器指令构成的简单程序进行译码。将程序按机器指

26、令格式手工汇编成二进制机器代码，填写实验五表1，此项任务请在预习时达成。ADDR1，R0JCR3STAR1，R2LDAR2，R2ANDR2，R0SUBR2，R3OUTR2STP参照前面实验电路达成连线，工作量大体是：控制台、时序零件、数据通路和微程序控制器之间的连线。控制器是控制零件，数据通路是履行零件，时序发生器是时序零件。注意通用存放器堆RF的RD1、RD0、RS1、RS0、WR1、WR0与IR3-IR0间的连线。控制器、时序零件和数据通路之间的连结QD,DP,DB,CLR#TJT1T4T1T4SW_BUS#,LDDR1,CEL#IR7IR4，C接线表：控制器LDIRPC+1LDPC#AR

27、+1LADR#LDDR1LDDR2LDRi数据通路LDIRPC+1LDPC#AR+1LADR#LDDR1LDDR2LDRi控制器SW_BUS#Rs_BUS#ALU_BUS#RAM_BUS#CER#CEL#数据通路SW_BUS#Rs_BUS#ALU_BUS#RAM_BUS#CER#CEL#控制器LR/W#Cn#MS0S1S2S3数据通路LR/W#Cn#MS0S1S2S3控制器进位CIR7IR6IR5IR4数据通路进位CIR7IR6IR5IR4数据通路IR3IR2IR1IR0IR1IR0数据通路RS1RS0RD1RD0WR1WR0再把控制器的TJ连结联接时序电路的TJ，一共接线33条。接好线后，将

28、编程开关拨到正常地点，合上电源，按CLR#按钮，使TEC-5实验系统处于初始状态。将任务1中的程序代码用控制台指令存入内存中，并依据程序的需要，用数码开关SW7-SW0设置通用存放器的数据。注意：因为设置通用存放器时会损坏储存单元的数据，所以应先设置存放器中的数据，在设置储存器中的程序和数据。要求使用两组存放器数据，一组存放器数据在履行ADDR1，R0指令时产生进位（R0=86H、R1=88H、R2=10H、R3=07H，(10H)=55H），一组存放器数据在履行ADDR1，R0指令时不产生进位（R0=35H、R1=43H、R2=10H、R3=07H，(10H)=55H），以观察同一程序的不一

29、样履行流程。用单拍(DP)方式履行一遍程序，记录最后获取的四个存放器的数据，以及由STA指令存入RAM中的数据，与理论分析值比较。履行时注意观察各个指示灯的显示，以追踪程序履行的详尽过程(可观察到每一条微指令的履行过程)。用连续方式再履行程序。这类状况相当于计算机正常的工作。程序履行到STP指令后自动停机。读出存放器中的运算结果，与理论值比较。四、实验要求务必做好实验预习。依据实验任务所概要求，实验进行前先列好必需的表格、数据和理论分析值，以便与实验结果对比较。并依据任务1要求填写实验五表1。运用控制台命令写存放器WRF、读存放器RRF、写储存器WRM、读储存器RRM达成实验任务3（详尽步骤见

30、实验四说明），并在此基础上单步、连续运转程序达成实验任务4、5，按要求填写实验五表2、3。3写出实验报告，分析实验结果并简述心得意会。实验一表1：将34H、21H、52H、65H分别写入通用存放器R0-R3；读出R0-R3的内容，在DBUS上显示出来（DP=1，DB=0）数据通路信号与电平信号开关的连结序SW7-WR0WR1RS0RS1SW_RS_LDRiQD功能号SW0BUS#BUS#K0K1K2K3K4K5K6134H0001134HR0(R0=34H)234读出通用存放器组RF的内容（R0-R3）500100DBUS指示灯显示R0=678实验一表2：经过R0向DR2写入0AAH，经过R1

31、向DR1写入55H，考证运算器的算术运算和逻辑运算功能（DP=1，DB=0）1）向R0写入0AAH，向R1写入55H数据通路信号与电平信号开关的连结序SW7-SW_ALU_功能号WR0WR1BUS#LDRiQDSW0BUS#12（2）将R0写入DR2，将R1写入DR1数据通路信号与电平信号开关的连结序QD功能RD0RD1RS0RS1LDR1LDR2LDRi号1（3）考证运算器的算术运算和逻辑运算功能逻辑运算：LDRi=1、LDR1=0、LDR2=0、ALU_BUS#=0、SW_BUS#=1算术运算：LDRi=1、LDR1=1、LDR2=1、ALU_BUS#=0、SW_BUS#=1工作方式输当选

32、择逻辑运算（M=H，Cn#=1）算术运算（M=L，Cn#=1）S3S2S1S0运算种类运算结果进位C运算种类运算结果进位C0000000100100011010001010110011110001001101010111100110111101111实验二表1：向储存器的00H、10H、20H、30H和40H单元挨次写入00H、10H、20H、30H和40H（DP=1，DB=0）序号12345678910数据通路信号与电平信号开关的连结SW7-RAM_SW_功能LDAR#LDPC#CEL#LR/W#CER#QDSW0BUS#BUS#00HAR00H(00H)实验二表2：利用左端口挨次将以前写入

33、的5个数据读出数据通路信号与电平信号开关的连结序SW7-RAM_SW_功能号LDAR#LDPC#CEL#LR/W#CER#QDSW0BUS#BUS#100HAR2DBUS=00H345678910实验二表3：利用右端口挨次将以前写入的5个数据读出数据通路信号与电平信号开关的连结序SW7-RAM_SW_功能号LDAR#LDPC#CEL#LR/W#CER#QDSW0BUS#BUS#100HPC2IBUS=00H345678910实验三表1：将0FH、0F0H、55H、0AAH分别写入通用存放器R0、R1、R2、R3数据通路信号与电平信号开关的连结序SWRS_SW_ALU_RAM_QD功能号RS0R

34、S1RD0RD1WR0WR1LDRiLDDR1LR/W#CEL#LDAR#BUS#BUS#BUS#BUS#10FHR0234考证数据能否写入RF中（可在数据总线DBUS上显示）5R0=6R1=7R2=8R3=实验三表2：将存放器R0、R1、R2、R3的数据经过ALU读出后，写入RAM的0FH、F0H、55H、AAH地点单元数据通路信号与电平信号开关的连结序SWRS_SW_ALU_RAM_QD功能号RS0RS1RD0RD1WR0WR1LDRiLDDR1LR/W#CEL#LDAR#BUS#BUS#BUS#BUS#10FHAR20FHDBUS30FH(0FH)456789101112实验三表3：将储

35、存器的AAH、55H、F0H、0FH地点单元的数据传递到存放器R0、R1、R2、R3并考证结果数据通路信号与电平信号开关的连结序SWRS_SW_ALU_RAM_QD功能号RS0RS1RD0RD1WR0WR1LDRiLDDR1LR/W#CEL#LDAR#BUS#BUS#BUS#BUS#1AAHAR2(AAH)R0345678考证从储存器送入存放器的数据9R0=10R1=11R2=12R3=实验四表1：依据微指令格式的定义，将微程序流程图中的所有微指令变为二进制代码，填入控存代码表（请在预习时达成）微地点CM3CM2CM1CM0微地点CM3CM2CM1CM000000000481001110212

36、03130414051506160717081809190A1A0B1B0C1C0D1D0E1E0F1F实验四表2：控制台操作命令微指令（置DP=1，DB=0，时序电路的TJ、SKIP为地GND）操作名称CLR#QD微指令地点微指令代码功能A5-A0CM3CM2CM1CM0SWCSWBSWA00H00000048复位，读操作台命令写储存器WRMSWCSWBSWA001读储存器RRMSWCSWBSWA写存放器WRFSWCSWBSWA读存放器RRFSWCSWBSWA启动程序PRSWCSWBSWA实验四表3：机器指令微指令（DP=1，DB=0，SWC=0，SWB=0，SWA=0，时序电路的TJ、SK

37、IP为地GND）机器指令CLR#微指令地点微指令代码功能IR7IR6IR5QDCM3CM2CM1CM0IR4A5-A000H00000048复位，读操作台命令ADDIR7IR6IR5IR40000SUBIR7IR6IR5IR4ANDIR7IR6IR5IR4STAIR7IR6IR5IR4续上表机器指令微指令地点微指令代码CLR#QDA5-A0功能IR7IR6IR5IR4CM3CM2CM1CM0LDAIR7IR6IR5IR4JCIR7IR6IR5IR4STPIR7IR6IR5IR4OUTIR7IR6IR5IR4实验五表1：将8条指令构成的简单程序依据指令格式汇编成机器代码(请在预习时达成)内存地点

38、机器指令机器代码机器代码指令功能（十六进制）（二进制表示）00HADDR1，R001HJCR302HSTAR1，R203HLDAR2，R204HANDR2，R005HSUBR2，R306HOUTR207HSTP实验五表2：运用控制台命令将程序代码存入内存，将程序运转时用到的数据存入存放器，单步及连续履行。（1）向存放器写入R0=35H，R1=43H，R2=10H，R3=07H，并考证能否正确（DP=0，DB=0，SWC=0，SWB=1，SWA=1）序号SW7SW6SW5SW4SW3SW2SW1SW0QD功能111111111用不常用的地点（如FF）写入AR、PC2指定存放器号R0，写入指令存放器IR3第一个数值写入IR指定的R0存放器456789使用读存放器控制台命令RRF，考证写入通用存放器的数据能否正确。（DP