传感器原理与应用-数据分析第7讲(第6章) 数模转换课件

1、 主要内容5.1 D/A转换器概述 5.2 D/A转换器结构 5.3 典型D/A芯片重点： DAC0832及其与微机接口 5.1 D/A转换器概述工作原理：数字信号控制模拟开关，转换成电流或电压，通过电阻网络或执行机构，最后由运算放大器输出。技术性能指标：绝对精度、相对精度、线性度、输出电压范围、温度系数、输入数字代码种类(二进制或BCD码)等。这里仅对几个与接口有关的技术性能指标作一介绍。 一、定义D/A转换器将输入为数字量转换为模拟量输出。(1)分辨率分辨率是D/A转换器对输入量变化敏感程度的描述,与输入数字量的位数有关。 如果数字量的位数为n,则D/A转换器的分辨率为（1/2n）。意味着

2、D/A转换器区分满刻度（或称参考电压）的（1/2n） 输入量。 二、性能指标： (3)接口形式 D/A转换器与单片机的接口是否需带数据锁存器。5.1 D/A转换器概述(2)建立时间 建立时间是描述D/A转换速度快慢的一个参数。是指从输入数字量经历从全0到全1，输出模拟量达到最终值的误差1/2LSB(最低有效位)时所需的时间。除此之外，单调性，温度系数，输入电平范围，输出电平范围，工作温度，输入代码形式等。流入运放的总电流： i I0 + I1 + I2 + I3输出模拟电压： 5.2 D/A转换器结构-Vi二、串行D/A转换5.2 D/A转换器结构三、D/A转换的基本组成：1、模拟转换开关2、

3、电阻网络3、基准电源（或称参考电源）4、运算放大器：其作用有两个：1）对电路中各支路电流求和；2）提高输出带负载能力（运算放大器的输出电阻小）5.2 D/A转换器结构5.3 单片集成的D/A转换器DAC0832 1、简介: DAC0832为一个8位D/A转换器,单电源供电,在+5+15V范围内均可正常工作。基准电压的范围为10V,电流建立时间为1s,CMOS工艺,低功耗20mW。其用法和引脚排列如图所示。 20脚双列直插式8位D/A转换器，两个输入数据寄存器，可以与单片机连接，T型电阻网络。 0832运算放大器接法 DAC0832引脚图单片机与DAC0832的接口有三种连接方式,即直通方式、单

4、缓冲方式及双缓冲方式。电路连接如图所示。直通方式不能直接与系统的数据总线相连,需另加锁存器,故较少应用。下面介绍单缓冲与双缓冲两种连接方式。 二、 单片机与DAC0832的接口 单片机与DAC0832的接口有三种连接方式 a) DAC寄存器直通方式5.3 单片集成的D/A转换器DAC0832(1) 单缓冲方式单缓冲方式是将DAC转换后数据寄存器处于受控的锁存方式。 (2) 双缓冲方式双缓冲方式是把DAC0832的输入数据和DAC转换数据，这两个锁存器都接成受控锁存方式。 由于两个锁存器分别占据两个地址,因此在程序中需要使用两条传送指令,才能控制两个锁存器，完成一个数字量的模拟转换。假设输入寄存

5、器地址为FEFFH,DAC寄存器地址为FDFFH,则完成一次D/A转换的程序段应为： MOV A,DATA ； 转换数据送入AMOV DPTR,0FEFFH ； 指向输入寄存器MOVX DPTR,A ； 转换数据送输入寄存器MOV DPTR,0FDFFH ； 指向DAC寄存器MOVX DPTR,A ； 数据进入DAC寄存器并进行D/A转换二、单片机与DAC0832的接口5.3 单片集成的D/A转换器DAC08321、产生上行锯齿波DA0832 EQU 9C00HCODE SEGMENTASSUME CS:CODESTART: CALL BREAK MOV AL,00HA1: MOV DX,DA

6、0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A1DALLY:PUSH CXPUSH AX MOV CX,0010H5.3 单片集成的D/A转换器DAC0832A3: MOV AX,1000HA4:DEC AXJNZ A4LOOP A3POP AXPOP CXRETBREAK PROC NEAR MOV AH,06H MOV DL,0FFH INT 21H JE RETURN MOV AX,4C00H INT 21H RETURN:RETBREAK ENDPCODE ENDS END START利用DAC0832产生锯齿波的参考

7、程序如下：START: CALL BREAK MOV AL,00HA1: MOV DX,DA0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A15.3 单片集成的D/A转换器DAC0832几点说明： 1)程序每循环一次,AL加1,可见锯齿波的上升沿是由255个小阶梯构成。 2)DALLY子程序决定锯齿波的延时。可通过改变循环程序段的重复次数，改变波形周期。 3)通过AL加1,可得到正向的锯齿波;若要得到负向的锯齿波,只要将A加1改为A减1指令即可实现。2、产生矩形波参考程序如下： START: MOV AL,00H MOV DX,

8、DA0832OUT DX,AL CALL DALLY MOV AL,7FH MOV DX,DA0832 OUT DX,AL CALL DALLY CALL BREAK JMP START5.3 单片集成的D/A转换器DAC0832几点说明： 1)本程序所产生的矩形波谷值为0,峰值为255。若改变下限值和上限值,那么三角波的谷值和峰值也随之改变。 2)改变延时时间可改变矩形波的周期。 ？思考：产生其他类型波形，如下行锯齿波、正弦波、三角波1、 硬件描述 TLC5615是1999美国德州仪器公司生产的，串行接口输入的数模转换器。输入10位数据，输出基准电压两倍的输出电压范围，且DAC是单调变化的。

9、 器件可在单电源5 V下工作，且具有上电复位功能以确保可重复启动。它与CMOS兼容且易于和单片机连接的接口。 器件内部的寄存器接收16位数据字。数字输入端的特点包括带有斯密特触发器，具有高噪声抑制能力。低功耗，在5 V供电时功耗仅1.75 mW；数据更新速率 为1.2 MHz；典型的建立时间为12.5s。 TLC5615可广泛应用于电池供电测试仪表、数字增益调整、电池远程工业控制和移动电话等领域。 该器件外形为8脚小型D或DIP封装。C档的工作温度范围为070，I档的工作温度范围为4085。其引脚与Maxim公司的MAX515完全兼容。TLC56155.3 单片集成的D/A转换器2 引脚排列

10、TLC5615的引脚排列见图。 在图中，引脚DOUT用于菊花链的串行数据输出；DIN是串行数据输入；SCLK是串行时钟输入；CS是选片端，低电平有效；OUT是D/A电压输出；REFIN是基准输入端，一般接2V到VCC2 V，典型值是2.048 V；VCC是电源端，一般接+5 V；AGND是模拟地。TLC5615的引脚图TLC56155.3 单片集成的D/A转换器3 使用说明 串行时钟和更新速率。下图给出了TLC5615的工作时序。最大串行时钟速率近似为1.2 MHz。通常，数字更新速率受片选周期限制。对于满刻度输入阶跃跳变，10位DAC建立时间为12.5s，这把更新速率限制至80 kHz。TL

11、C5615的工作时序 TLC56155.3 单片集成的D/A转换器3 使用说明 菊花链接器件。假如时序关系合适，可以通过在一个链路(Chain)中把一个器件的DOUT端连接到下一个器件的DIN端实现DAC的菊花链接(级联)。DIN处的数据延迟16个时钟周期加一个时钟宽度后出现在DOUT端。DOUT是低功率的推拉输出电路。当CS为低电平时，DOUT在SCLK下降沿变化；当CS为高电平时，DOUT保持在最近数据位的值并不进入高阻状态。TLC56155.3 单片集成的D/A转换器4 典型接口 TLC5615三线接口与SPI、QSPI以及串行标准相兼容，硬件连接如图所示。a）与AT89S51的连接 b

12、）SPI/QSPI连接 TLC5615的典型接口TLC56155.3 单片集成的D/A转换器四、音频D/A转换器（Audio D/A Converters） AD1857/1858是单片立体声数字音频重现器件，它包括一个高级数字内插滤波器、一个具有革命性的“线性补偿”的多位-高频脉动调制器、一个DAC、开关电容以及连续时间模拟滤波器和模拟输出驱动电路。AD1857/1858有一个简单却很灵活的线性数据输入端口，可以与多种ADC、DSP芯片、AES/EBU接收器和采样频率转换器相连，AD1857的线性数据输入端口可以配置为16位、18位或20位左对齐或I2S对齐方式，AD1858的线性数据输入端

13、口可以配置成16位右对齐或DSP串行端口兼容模式。AD1857/1858采用单+5V供电，20引脚SSOP封装，工作温度为0+70。 AD1857/1858可应用于数字有线电视和卫星广播接收机顶盒、高清电视、数字音频接收器、CD/CD-R/DAT/DCC/MD播放器以及数字音频工作站等领域。AD1857/1858的特点如下： 5.3 单片集成的D/A转换器四、音频D/A转换器（Audio D/A Converters） 低成本、高性能立体声DAC128倍重复取样内插滤波器多位SD调制器离散时间和连续时间模拟重建滤波器带有2kV输出负载驱动的缓冲输出端94分贝动态范围，-94分贝THD+N性能数

14、字非预加重和静音0.1最大线性相位偏差支持连续可变的采样率掉电模式单+5V供电20引脚SSOP封装四、音频D/A转换器（Audio D/A Converters） AD1857/1858的结构框图，封装图如图所示： AD1857/1858结构框图 SSOP封装 四、音频D/A转换器（Audio D/A Converters） AD1857/1858提供-转换机构和传统的R-2R梯形音频DAC，-多位调制器的应用意味着AD1857/1858产生的带外噪声能量非常小，这可极大的减少对DAC滤波的要求，同时，-多位调制器的数字基质噪声有很高的免疫力。 串行音频接口使用位时钟（BCLK）给输入数据提供

15、时钟，因此，位时钟可能会与时钟异步。时钟（LCLK）既是定位信号又是内插滤波器的采样频率输入，它必须与MCLK同步；通常是由MCLK同步分离出来的。 内插滤波器的目的是“过采样”输入数据，即增加采样频率使第一信号图像搬移到过采样频率范围，减轻模拟重建滤波器的衰减需要。内插滤波器采用多级FIR数字滤波器结构，第一级是衰减均衡器，第二、三级是半边带滤波器，第四级是二阶梳状滤波器。FIR滤波器系数已经以标准的符号位格式进行了重新编码，可以不用乘法器而使用运算逻辑部件。四、音频D/A转换器（Audio D/A Converters） AD1857/1858使用一个4位二级-调制器，传统的1位-调制器有

16、2级量化，对输入信号的采样率为输入采样频率的64倍，而AD1857/1858有17级量化，对输入信号的采样率则为输入采样频率的128倍。 多位-调制器还带来一个额外的好处：它们几乎没有稳定性问题。它们可以将输出信号调整到一个更宽的基准电压范围，这可以增加整个转换器的动态范围。 限制多位-转换器性能的问题在于用来合计量化电平的无源电路元件的非线性，而AD1857/1858所使用的新型结构使其具有跟1位- DAC一样的差分非线性和线性漂移。 AD1857/1858内含一个高频脉动发生器，其作用是进一步“漂白”多位DAC产生的量化噪声。高频脉动发生器具有三角概率分布函数特性，能对残余量化噪声产生最好

17、的修正效果。四、音频D/A转换器（Audio D/A Converters） AD1857/1858包括一个二阶开关电容离散时间低通滤波器和一个一阶模拟连续时间低通滤波器，这样就不需在片外再添加重建滤波器。片内开关电容模拟滤波对于减少主时钟颤抖引起的有害效应是非常重要的。 AD1857/1858包括数字电路来实现50/15s非预加重频率响应特性，DEEMP引脚的高电平将会使能非预加重。数字非预加重响应需要44.1kHz的采样频率，数字滤波器传递函数的幅度误差与50/15s连续时间滤波器相比低于0.1dB。 AD1857/1858使用时钟和主时钟来确定输入抽样率，通常情况下，主时钟被分频以合成

18、时钟（ ），必须连续运行并在每个采样周期内转换两次。位时钟（BCLK）可以用在门控或触发模式，位时钟仅用来将音频数据写入串行输入口。 AD1857/1858灵活的串行输入端口接收数据为二进制补码，MSB在前格式，左通道数据段总是先于右通道数据段。输入数据包括16位、18位或20位，所有数字输入都指定为TTL逻辑电平。此外，AD1857提供16位、18位或20位左对齐或I2S对齐模式，AD1858则提供16位右对齐或DSP串行端口兼容模式。四、音频D/A转换器（Audio D/A Converters） 下图所示为AD1858与DSP芯片的典型接口连接图，ADSP-21xx支持16位数据左对齐D

19、SP串行端口格式。图5-17为AD1858与音频解码器TMS320AV110的连接图，TMS320AV110支持18位数据右对齐输出格式。 与ADSP-21xx的接口 与TMS320AV110的接口四、音频D/A转换器（Audio D/A Converters） AD1857/1858的去耦、旁路和输出电路如图所示。 典型连接 以下略：六、视频编码器（Video Encoders） ADV7390/7391/7392/7393是单片高速模数视频编码器，三个2.7V/3.3V 10位视频DAC支持标准清晰度（SD）或高清晰度（HD）的合成（CVBS）、S视频（YC）或分量（YPrPb/RGB）模

20、拟输出。低功率最优化运行、最小占用面积和很少的外围器件使这些编码器非常适合便携式或低功率应用，电缆检测和DAC自动掉电保证最小功耗。 ADV7390/7391有一个8位视频输入端口，支持SD视频模式和HD视频模式；ADV7392/7393有一个16位视频输入端口，可以配置为多种形式，支持SD RGB输入。所有这些视频编码器都支持嵌入式EAV/SAV定时代码、外部视频同步信号以及I2C和SPI通信协议。六、视频编码器（Video Encoders） ADV7390/7391/7392/7393适用于移动电话、数字照相机、便携式媒体DVD播放器、便携式游戏控制器、数字摄像机和机顶盒等领域，其特点如

21、下：3个高品质10位视频DAC 16（216MHz）DAC重复取样（SD） 8（216MHz）DAC重复取样（ED） 4（297MHz）DAC重复取样（HD） 最大DAC输出电流37mA支持多种视频输入模式 4:2:2YCrCb（SD，ED，HD） 4:4:4RGB（SD）支持多种视频输出模式 合成（CVBS）和S视频 分量YPrPb（SD，ED，HD） 分量RGB（SD，ED，HD）六、视频编码器（Video Encoders） 先进的电源管理 自动电缆检测和DAC掉电 DAC开/关单独控制 最小功耗的睡眠模式支持74.25MHz 8、10、16位高分辨率输入支持NTSC M，PAL B/D

22、/G/H/I/M/N，PAL60片内视频定时信号发生器片内测试图案产生兼容I2C和SPI的串行MPU接口2.7V或3.3V模拟工作电压，1.8V数字工作电压，3.3V I/O工作电压工作温度-40+85六、视频编码器（Video Encoders） ADV7390/7391/7392/7393的内部结构如图所示。ADV739x内部结构图六、视频编码器（Video Encoders） ADV7390/7391/7392/7393的封装如图所示。ADV7390/7391/7392/7393的封装图 六、视频编码器（Video Encoders） ADV7390/7391/7392/7393的引脚功

23、能如表所示。六、视频编码器（Video Encoders） ADV739x支持2线串行微处理器总线驱动多种外围设备，两个输入串行数据SDA和串行时钟SCL在ADV739x与连接到总线上的任何设备之间传递信息。每个从设备都被赋予一个唯一的地址，ADV739x对读、写操作都有4种可能的从地址。 如果用户在寻址编码器时使用自增的方式超出了最高子地址，那么：在读模式下，最高子地址寄存器的内容直到主机发出一个不确认标志时才输出，这表示读操作的结束（不确认标志指SDA线在第九个脉冲时未被拉低）；在写模式下，无效字节的数据不被装入任何一个子地址寄存器，ADV739x发出不确认标志，转入空闲状态。 六、视频编

24、码器（Video Encoders） ADV739x支持4线串行总线连接多种外围设备，两个输入主机输出从机输入MOSI和串行时钟SCLK，一个输出主机输入从机输出MISO，在ADV739x与连接到总线上的任何设备之间传递信息。总线上的每个从设备都有一个从机选择引脚，通过唯一的从机选择线与主机SPI外围设备相连，因此，从设备不需寻址。 如果要请求SPI操作，主机SPI外围设备（比如一个微处理器）需要向ADV739x的发出三个低脉冲。当编码器检测到引脚的三个上升沿后，自动转到SPI通信模式，ADV739x一直保持在SPI通信模式直到硬件复位或掉电。 为了控制ADV739x，应用以下协议进行读/写传

25、送。首先，主机驱动并保持引脚低电平以发起一次数据转换，此后的第一个SCLK上升沿写命令通过MOSI线被写入ADV739x。写入MOSI线的第二个字节是起始子地址，MOSI线上的数据MSB在前被写入，并在SCLK的上升沿被锁存。所有的数据都被写入后，主机完成传送，驱动并保持ADV739x的引脚为高电平。六、视频编码器（Video Encoders） 读出数据时，当子地址被输入MOSI线后，引脚被驱动并被保持高电平至少一个时钟周期，然后被驱动并保持在低电平。此后的第一个SCLK上升沿读命令通过MOSI线写入ADV739x，数据在SCLK的下降沿传送出去。当所有的数据都被读出后，主机驱动并保持引脚高

26、电平以结束传送。 ADV7390/7391支持多种输入模式，通过子地址0 x01第64位可以选择输入模式，上电后的默认输入模式为标准清晰度模式（SD）。下图所示为输入配置。 ADV7390/7391输入配置六、视频编码器（Video Encoders） SD YCrCb数据能在27MHz 8位总线上以隔行 4:2:2模式输入，27MHz时钟信号必须接在CLKIN引脚， 图5-31 ADV7390/7391输入配置如果需要，外部同步信号接在和引脚，支持嵌入式EAV/SAV定时代码和ITU-R BT.601/656输入标准，隔行扫描像素数据由引脚P7P0输入，P0为LSB，如图所示。 ADV7392/7393支持多种输入模式，通过子地址0 x01第64位可以选择输入模式，上电后的默认输入模式为标准清晰度模式（SD）。 SD