单片机课单片机结构

1、单片机课单片机结构第1页，共70页，2022年，5月20日，3点6分，星期二MCS51 系列51子系列52子系列803180518751803280528752多一个16位定时/计数器含256B的内部数据存储器 存储器类型单片机系列 掩膜ROMEPROM MCS5151803180514KB87514KB52803280528KBMCS51单片机程序存储器配置2.1 8051单片机的硬件组成第2页，共70页，2022年，5月20日，3点6分，星期二一、MCS-51单片机的基本结构（8051） 时钟电路CPU中断控制INT0INT1T0T1串行口64KB总线扩展控制器并行接口串行接口定时/计数器

2、RAMT0T1ROM第3页，共70页，2022年，5月20日，3点6分，星期二MCS-51单片机的基本结构（8031） 时钟电路CPU中断控制INT0INT1T0T1串行口64KB总线扩展控制器并行接口串行接口定时/计数器RAMT0T1无ROM第4页，共70页，2022年，5月20日，3点6分，星期二MCS-51单片机的基本结构（8751） 时钟电路CPU中断控制INT0INT1T0T1串行口64KB总线扩展控制器并行接口串行接口定时/计数器RAMT0T1EPROM第5页，共70页，2022年，5月20日，3点6分，星期二 51系列单片机内部结构如图1-1所示。( 图中“/” 两边分别为51系

3、列和52系列 )P3P1P2 可编程 串行I/O口P0外部中断基准频率源控制 128B/256B数据存储器 4KB/8KB程序存储器 2/3个16位定时/计数器 振荡器及 定时电路 CPU 64KB总线扩展控制 可编程并行I/O口内部中断计数脉冲串行输出串行输入P.22第6页，共70页，2022年，5月20日，3点6分，星期二8051单片机片内功能部件如下：（1）微处理器（CPU） ； 1个8位微处理器及1个布尔处理器（2）数据存储器（RAM）； 128B(128字节)（3）程序存储器（4KB ）；（4）4个8位准双向并行I/O口（P0口、P1口、P2口、P3口）；（5）1个全双工串行通信接口

4、； (UART)（6）2个16位定时器/计数器；（7）中断系统； 5个中断源，2个优先级的中断嵌套结构（8）特殊功能寄存器（SFR）。 21个还有：片外存储器（64KB + 64KB）扩展总线的控制电路。第7页，共70页，2022年，5月20日，3点6分，星期二1P1锁存器P1驱动器P0驱动器P0锁存器定时 及控制指令寄存器ALUPSW程序地址寄存器P3锁存器P3驱动器暂存2暂存1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器ACC寄存器 BSPRAM地址寄存器RAMP2驱动器

5、P2锁存器EPROM/ROM总体结构框图VCCVSSPSENALEEARST第8页，共70页，2022年，5月20日，3点6分，星期二1P1锁存器P1驱动器P0驱动器P0锁存器定时 及控制指令寄存器ALUPSW程序地址寄存器P3锁存器P3驱动器暂存2暂存1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器ACC寄存器 BSPRAM地址寄存器RAMP2驱动器P2锁存器EPROM/ROMVCCVSSPSENALEEARST1、中央处理单元 CPUPSW用来存放运算结果的一些特征所有的算

6、术运算和大部分的逻辑运算都是通过A来完成程序计数器堆栈指针P.23第9页，共70页，2022年，5月20日，3点6分，星期二2、程序存储器1P1锁存器P1驱动器P0驱动器P0锁存器定时 及控制指令寄存器ALUPSW程序地址寄存器P3锁存器P3驱动器暂存2暂存1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器ACC寄存器 BSPRAM地址寄存器RAMP2驱动器P2锁存器EPROM/ROMVCCVSSPSENALEEARST用于永久性地存储应用程序第10页，共70页，2022年，5月

7、20日，3点6分，星期二3、数据存储器1P1锁存器P1驱动器P0驱动器P0锁存器定时 及控制指令寄存器ALUPSW程序地址寄存器P3锁存器P3驱动器暂存2暂存1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器ACC寄存器 BSPRAM地址寄存器RAMP2驱动器P2锁存器EPROM/ROMVCCVSSPSENALEEARST用于在程序运行时存储工作变量和数据。第11页，共70页，2022年，5月20日，3点6分，星期二 4、并行输入/输出端口1P1锁存器P1驱动器P0驱动器P0锁存

8、器定时 及控制指令寄存器ALUPSW程序地址寄存器P3锁存器P3驱动器暂存2暂存1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器ACC寄存器 BSPRAM地址寄存器RAMP2驱动器P2锁存器EPROM/ROMVCCVSSPSENALEEARST第12页，共70页，2022年，5月20日，3点6分，星期二标定角6543214443424140393837363534333231302928272625242322212019181716151413121110987P1.5P1.

9、6P1.7RSTP3.0NCP3.1P3.2P3.3P3.4P3.5P0.4P0.5P0.6P0.7EANCALEPSENP2.7P2.6P2.5P3.6P3.7P1.4P1.380C51BH80C51BH-280C31BH80C31BH-2XTAL1NCP2.1P2.3P2.2P2.4P2.0VSSXTAL2P1.2P1.1P1.0NCVCCP0.0P0.1P0.2P0.3INT0/P3.212345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.

10、7 RST/VPDRXD/P3.0TXD/P3.1INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSSVCCP0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VPPALE/PROGPSENP2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P2.1/A9P2.0/A8803180518751双列直插式DIP封装方形封装8051单片机的引脚及功能一、芯片封装形式P.25第13页，共70页，2022年，5月20

11、日，3点6分，星期二803180518751P0口地址和数据总线P1口通用口P2口地址总线P3口RXDTXDINT0INT1T0T1WRRDVCCVSSRST/VDDEA/VPPPSENALE/PROGXTAL1XTAL2接电源+5V端接电源地端复位信号输入。接备用电源。外部中断请求定时/计数器外部计数信号输入端片外数据存储器写选通片外数据存储器读选通1、访问外部程序存储器允许信号；2、 编程电源VPP。准双向I/O口1、准双向I/O口2、第二功能 外接晶振，晶体振荡电路反相输出端 外接晶振，晶体振荡电路反相输入端1、双向I/O口2、有扩展外部存储器或并行I/O口时，作为数据总线/低8位地址总

12、线分时复用1、准双向I/O口2、有扩展外部存储器或并行I/O口时，作为高8位地址总线二、外部引脚串行口接收串行口发送1、ALE 地址锁存允许。2、编程脉冲由该引脚引入。外部程序存储器读选通信号。第14页，共70页，2022年，5月20日，3点6分，星期二40只引脚按功能分为3类： （1）电源及时钟引脚: Vcc、Vss；XTAL1、XTAL2。 （2）控制引脚： PSEN*、EA* 、ALE、RESET （即RST）。 （3）I/O口引脚：P0、P1、P2、P3为4个8位I/O口的外部引脚。1、 电源及时钟引脚 电源引脚 （1）Vcc（40脚）：+5V电源； （2）Vss（20脚）：接地。 时

13、钟引脚 （1）XTAL1（19脚）：接外部晶体，采用外接振荡器时，外部振荡器的输出应接到此引脚上。 （2）XTAL2（18脚）：接外部晶体，采用外接振荡器时悬空。第15页，共70页，2022年，5月20日，3点6分，星期二2、 控制引脚 提供控制信号，有的引脚还具有复用功能。(1) RST/VPD (9脚)：复位/备用电源（“1”电平令CPU硬件复位）(2) EA/VPP (Enable Address/Voltage Pulse of ProgRam-ing，31脚) 第一功能:EA：片外程序存储器选择控制端 (接“0”全部使用片外程存) 第二功能:VPP：用于施加编程电压（例如+21V或+

14、12V）。对AT89C51，加在VPP脚的编程电压为+12V或+5V。(3) ALE/PROG （30脚） ： 第一功能:ALE为地址锁存允许，运行时，ALE端一直有正脉 冲信号输出，此频率约为时钟振荡器频率fosc的1/6。 第二功能:PROG 为编程脉冲输入端。(4) PSEN （29脚）：外部程序存储器的读选通信号。在单片机读外部程序存储器时，此引脚输出脉冲的负跳沿作为读外部程序存储器的选通信号。第16页，共70页，2022年，5月20日，3点6分，星期二3、 并行I/O口引脚 （简介）P0口： 8位准双向I/O口，可驱动8个LS型TTL负载。 当8051扩展外部存储器及I/O接口芯片时

15、，P0口作为地址总线（A0A7）与数据总线（D0D7）的分时复用端口。(2)P1口：8位准双向I/O口，可驱动4个LS型TTL负载。唯一专用I/O口(3)P2口：8位准双向I/O口，可驱动4个LS型TTL负载。 当8051外部扩展时作地址总线（A8A15）用，(4)P3口：8位准双向I/O口，双功能复用口，可驱动4个LS型TTL负载。 P3口还可提供第二功能，定义如书中表2-9所列，应熟记。准双向口：有条件限制地实现输入输出双向功能的接口。 （MCS-51：当作为普通的输入端口使用时，应先向相应端口的输出锁存器写入1。）第17页，共70页，2022年，5月20日，3点6分，星期二 2.2 单片

16、机的存储器 MCS-51的存储器结构与常见的微型计算机的配置方法不同,采用哈佛结构它将程序存储器和数据存储器分开,各有自己的寻址方式、控制信号和功能。 程序存储器用来存放程序、始终要保留的表格、常数。 数据存储器存放程序运行中所需要的常数和变量。 P.27第18页，共70页，2022年，5月20日，3点6分，星期二半导体存储器的结构存储器由存储体、地址译码器和读/写控制电路组成。地址译码器读/写控制CPUAB地址0000H0001H0002HFFFFH内容0011101011000111CPUDBCPU读/写信号A14A15 D7D0D1D2存储体由大量存储单元组成，每个单元存放若干位二进制码

17、,若放8bit，称为字节单元存储单元（0002H）=C7H用一定位数的二进制码对存储单元进行编号，称为存储单元的地址。n位二进制码可寻址2n个单元，如：28=256、216=65536。对存放在地址寄存器中的地址进行译码，以选择指定的存储单元存储单元取出/存入信息的操作称为读/写操作A0A1A2第19页，共70页，2022年，5月20日，3点6分，星期二1.读操作（例如：要将01H单元的内容3AH读出）存储器的读写操作过程地址译码器读/写控制CPUAB地址00H01H02HFFH内容0011101011000111CPUDB 读/写 信号A0A1A2A3A4A5A6A7 D5D0D1D2D3D

18、4D6D7第一步：送地址10000000经地址译码器选通01H单元第二步：CPU发出“读”信号第三步：01H单元的内容送数据总线上01011001第20页，共70页，2022年，5月20日，3点6分，星期二地址译码器读/写控制CPUAB地址00H01H02HFFH内容0011101011000111CPUDB 读/写 信号A0A1A2A3A4A5A6A7 D5D0D1D2D3D4D6D7存储器的读写操作过程2.写操作（例如：要将C7H写入02H单元）第一步：送地址01000000经地址译码器选通02H单元第二步：CPU将D5H送到数据总线上10101110第三步：CPU发出“写”信号D5H从数

19、据总线送到02H单元11010101第21页，共70页，2022年，5月20日，3点6分，星期二存储器的读写操作过程对存储单元的读操作，不会破坏其原内容;对存储单元的写操作，改变了其原来内容。第22页，共70页，2022年，5月20日，3点6分，星期二从物理空间（实际结构）看,MCS-51有四个存储器地址空间： 外部数据 存储器 (RAM)外部程序 存储器 (ROM)内部程序 存储器内部数据 存储器MCS-51MCS-51存储器物理结构第23页，共70页，2022年，5月20日，3点6分，星期二 从逻辑上（使用角度）看,MCS-51有三个存储器空间： 片内、片外统一编址的程序存储器 片外数据存

20、储器、片内数据存储器 内部程序 存储器外部程序 存储器外部数据 存储器内部数据 存储器归为一个空间MCS-51存储器逻辑结构第24页，共70页，2022年，5月20日，3点6分，星期二1、程序存储器（ROM）内部ROM0000H 0FFFH 4KB地址重叠0000H FFFFH 外部扩展ROM0FFFH 片外共 64KB4KB访问程序存储器使用MOVC指令地址线 ：A15A0用PSEN作为读选通信号P.28第25页，共70页，2022年，5月20日，3点6分，星期二1、程序存储器（ROM）EA引脚电平高低对程序执行走向的影响EA访问外部程序存储器允许信号第26页，共70页，2022年，5月20

21、日，3点6分，星期二EA引脚电平高低对程序执行走向的影响内部ROM0000H 0FFFH 4KB0000H FFFFH 外部扩展ROM0FFFH 片外共 64KB4KBEA接高电平程序执行走向PC0FFFHPC0FFFH第27页，共70页，2022年，5月20日，3点6分，星期二EA引脚电平高低对程序执行走向的影响内部ROM0000H 0FFFH 4KB0000H FFFFH 外部扩展ROM0FFFH 片外共 64KB4KBEA接低电平程序执行走向第28页，共70页，2022年，5月20日，3点6分，星期二 在8051系列中，有的单片机如8031，片内无ROM，程序只能装在片外扩充的ROM中，

22、这时用户必须把EA接地。 EA引脚电平高低对程序执行走向的影响接高电平还是低电平，由用户根据需要连接：如果程序装在片内ROM中，这时应接+5V；如果程序装在片外ROM中，这时应接地；也可以用一个开关切换。第29页，共70页，2022年，5月20日，3点6分，星期二程序存储器中的几个特殊地址的使用：地址 用途0000H 复位后的程序入口地址0003H 外部中断0服务程序入口地址000BH 定时器0中断服务程序入口地址0013H 外部中断1服务程序入口地址001BH 定时器1中断服务程序入口地址0023H 串行口中断服务程序入口地址 由于两入口地址之间的存储空间有限，因此在编程时，通常在这些入口地

23、址开始的两三个地址单元中，放入一条转移类指令，使相应的程序转到指定的程序存储器区域中执行。第30页，共70页，2022年，5月20日，3点6分，星期二2、外部数据存储器0000H FFFFH 外部扩展数据存储器 64KB作用：用于存放随机读写的数据。 外部I/O口地址影像区。包括两部分空间：1、外部RAM2、扩展的I/O口地址P.28第31页，共70页，2022年，5月20日，3点6分，星期二程序存储器与外部数据存储器的比较0000H FFFFH 外部数据存储器 64KB0000H FFFFH 程序存储器 64KB相同：地址线A15A0不同：访问的指令不同，读写信号不同MOVC指令MOVX指令

24、只读，PSEN作为外部ROM读信号可读写，RD作为读信号，WR作为写信号第32页，共70页，2022年，5月20日，3点6分，星期二21个SFR内部RAMFFH00H7FH80H（128B）3、内部数据存储器（单元数少，但最复杂） 00H FFH 内部数据存储器特殊功能寄存器空间，离散分布作数据缓冲器、标志位等8bit地址MOV指令P.28第33页，共70页，2022年，5月20日，3点6分，星期二3、内部数据存储器21个SFR内部RAMFFH00H7FH80H（128B）32B00H1FH工作寄存器区16B(168bit)20H2FH位寻址区30H7FH普通RAM第34页，共70页，2022

25、年，5月20日，3点6分，星期二（1）工作寄存器区32B00H1FH00H1FH0FH17H18H10H08H07H0区1区2区3区R0R7R0R7R0R7R0R7当前使用哪一个区由PSW寄存器的RS1和RS0两个位来决定第35页，共70页，2022年，5月20日，3点6分，星期二RS1 RS0寄存器区R0R7所占单元的地址0 00区00H07H0 11区08H0FH1 02区10H17H1 13区18H1FH工作寄存器区的选择RS1：程序状态寄存器PSW的D4位；RS0：程序状态寄存器PSW的D3位；CLR RS1 ;RS1清0SETB RS0 ;RS0置1第36页，共70页，2022年，5

26、月20日，3点6分，星期二复位时，自动选中0区。工作寄存器区的选择一旦选中其中一个区，其它三区只能作为普通RAM单元使用，而不能作为工作寄存器使用。设置多个工作寄存器区可以方便保护现场。第37页，共70页，2022年，5月20日，3点6分，星期二（2）位寻址区16B(168bit)20H2FH 共16个字节单元，每字节单元有8位，每位有一个位地址，共128位，位地址范围为00H7FH，该区既可位寻址，又可字节寻址。第38页，共70页，2022年，5月20日，3点6分，星期二 2FH7F7E7D7C7B7A79782EH777675747372717022H171615141312111021H

27、0F0E0D0C0B0A090820H0706050403020100位寻址区位地址分配 字节地址位地址D7D6D5D4D3D2D1D0第39页，共70页，2022年，5月20日，3点6分，星期二字节地址与位地址在使用上如何区别?MOV C,20HMOV A,20H例：第40页，共70页，2022年，5月20日，3点6分，星期二 2FH7F7E7D7C7B7A797824H272625242322212023H1F1E1D1C1B1A191822H171615141312111021H0F0E0D0C0B0A090820H0706050403020100字节地址位地址D7D6D5D4D3D2D

28、1D0位操作指令 MOV C,20H位地址!只有1bit第41页，共70页，2022年，5月20日，3点6分，星期二 2FH7F7E7D7C7B7A797824H272625242322212023H1F1E1D1C1B1A191822H171615141312111021H0F0E0D0C0B0A090820H0706050403020100字节地址位地址D7D6D5D4D3D2D1D0字节操作指令 MOV A,20H字节地址!共8bit第42页，共70页，2022年，5月20日，3点6分，星期二 内部RAM的可寻址位及位地址P.29符号指令中可用.暂代其位地址20H.7 20H.6 20H

29、.5 20H.4 20H.3 20H.2 20H.1 20H.02FH.7 2FH.6 2FH.5 2FH.4 2FH.3 2FH.2 2FH.1 2FH.0第43页，共70页，2022年，5月20日，3点6分，星期二（3）普通RAM区30H7FH数据缓冲区堆栈区工作单元只能字节寻址（以一个字节单元作为一个整体操作）堆栈的概念:临时存储某些数据信息的存储器专用区第44页，共70页，2022年，5月20日，3点6分，星期二（4）特殊功能寄存器SFR（Special Fuction Register） 地址空间 21个SFRFFH80HA 累加器、状态标志寄存器；单片机内部各部件专用的控制、状态寄

30、存器；并行口、串行口影射寄存器；第45页，共70页，2022年，5月20日，3点6分，星期二特殊功能寄存器的地址分配标识符名 称（应记住）位 地 址字节地址 *ACC 累加器E0HE7HE0H *B B寄存器F0HF7HF0H *PSW 程序状态字D0HD7HD0H SP 堆栈指针81H DPTR 数据指针83H和82H *P0 口080H87H80H *P1 口190H97H90H *P2 口2A0HA7HA0H *P3 口3B0HB7HB0H *IP 中断优先级寄存器B8HBDHB8H *IE 中断允许寄存器A8HAFHA8HP.30第46页，共70页，2022年，5月20日，3点6分，星

31、期二 TMOD 定时/计数器方式控制89H *TCON 定时/计数器控制88H8FH88H TH0 定时/计数器0(高位字节)8CH TL0 定时/计数器0(低位字节)8AH TH1 定时/计数器1(高位字节)8DH TL1 定时/计数器1(低位字节)8BH *SCON 串行通讯控制98H9FH98H SBUF 串行数据缓冲器99H PCON 电源控制87H 注：标*号的寄存器可按字节和位寻址第47页，共70页，2022年，5月20日，3点6分，星期二 表2-5 SFR中的位地址分布 (可位寻址的SFR) P.31P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0P

32、3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0符号指令中可用位名、.、 .暂代其位地址 CY AC F0 RS1 RS0 OV - P B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0 PS PT1 PX1 PT0 PX0 EA ES ET1 EX1 ET0 EX0 SM0 SM1 SM2 REN TB

33、8 RB8 TI RI TF1 TR1 TF0 TR0 IE1 IT0 IE0 IT0例如D4H位：可用 RS1 、 PSW .4 、 0D0H .4 暂代其位地址0D4H第48页，共70页，2022年，5月20日，3点6分，星期二位地址空间组成及位地址表示法 内部数据存储器的20H2FH共16个单元可按位寻址，128位； 专用寄存器地址能被8整除的可按位寻址。P31例1：位地址 1EH = 23H . 6 即字节单元23H的D6位例2: 位地址 D4H = D0H . 4 = PSW. 4 = RS1位地址字节地址.位次寄存器名称.位次位名称第49页，共70页，2022年，5月20日，3点6

34、分，星期二 累加器A(8bit）最常用；存放操作数或运算结果 B寄存器（8bit） 乘、除指令，用B寄存器作为其中的一个操作数；几个特殊功能寄存器SFR介绍P.23第50页，共70页，2022年，5月20日，3点6分，星期二 D7 D6 D5 D4 D3 D2 D1 D0 CY AC F0RS1RS0OV F1 P位地址位名称（3）PSW-程序状态字寄存器（8bit）进/借位标志CY=1，有进/借位 ； CY=0，无进/借位。AC：反映高半字节与低半字节之间的进/借位，AC=1有进/借位； AC=0无进/借位 。用户标志位工作寄存器组选择位OV：溢出标志有溢出 OV=1，无溢出OV=0。用户标

35、志位P：奇偶标志 运算结果有奇数个“1”，P=1；偶数个“1”，P=0。第51页，共70页，2022年，5月20日，3点6分，星期二 指针寄存器 （4）程序计数器PC（16bit） ( 注意：不属于SFR地址空间）存放即将执行的下一条指令的16bit地址；顺序执行指令时，微处理器每取出一条指令的一个字节，PC自动+1（如一条指令是2个字节，则执行完毕时PC的内容要+2）；当遇到转移指令或子程序时，PC内容就被指定的转移的目标地址取代，实现程序转移；系统开机初始化时，PC=0000H，可寻址范围64KB。第52页，共70页，2022年，5月20日，3点6分，星期二（5） 堆栈指针SP(8bit)

36、指明栈顶单元的地址。可由软件设置初始值，系统复位时设置为07H。（6）数据指针DPTR(16bit) 作为访问外部数据存储器（包括外部RAM和扩展的I/O口）的间接寻址寄存器，即存放要访问的外部存储单元或接口的地址。由DPH、DPL组成。在某些情况下，DPH、DPL也可单独使用。堆栈的作用： 用于响应中断或调用子程序时保护断点地址； 保护现场和恢复现场。操作原则：先进后出或后进先出。第53页，共70页，2022年，5月20日，3点6分，星期二 访问不同的存储器空间使用不同的指令程序存储器，使用MOVC指令；内部数据存储器,使用MOV指令；外部数据存储器,使用MOVX指令；特殊功能寄存器,使用M

37、OV指令；位地址空间，使用MOV、SETB、CLR等指令。第54页，共70页，2022年，5月20日，3点6分，星期二2.4 时钟电路 二、时钟电路 单片机的时钟信号用来提供单片机内各种微操作时间基准，时钟频率直接影响单片机的速度，电路的质量直接影响系统的稳定性。 电容器C01、C02起稳定振荡频率、快速起振的作用。电容值一般为 1030PF。内部时钟方式由于单片机内部有一个高增益运算放大器，当外接晶振后，就构成了自激振荡器并产生振荡时钟脉冲。P.42晶体的振荡频率在1.2MHz12MHz之间，某些已达40MHz 。XTAL1XTAL2GND8051C01C02内部时钟方式第55页，共70页，

38、2022年，5月20日，3点6分，星期二 外部时钟方式是把已有的时钟信号引入单片机。这种方式适宜用于使单片机的时钟与外部信号保持一致。常用于多片8051单片机同时工作。 对于HMOS的单片机（8031、8051等），外部时钟信号由XTAL2引入，对于CHMOS的单片机（ 80C31、80C51 ），外部时钟由XTAL1引入。8XX51外部时钟XTAL1XTAL2GND80C51悬空外部时钟XTAL1XTAL2GND悬空CHMOSHMOS外部时钟方式8051第56页，共70页，2022年，5月20日，3点6分，星期二一、 机器周期、指令周期与指令时序 单片机执行的指令的各种时序均与时钟周期有关1

39、.时钟周期：单片机的基本时间单位。时钟周期 Tosc=1/fosc 如：fosc=6MHz,Tosc=0.1667us；fosc=11.0592MHz，Tosc=0.090422453us2.机器周期：CPU完成一个基本操作所需的时间称为机器周期。 8051单片机每12个时钟周期为1个机器周期，记TM 如：fosc=6MHz,TM=12/fosc=2us；fosc=11.0592MHz，TM=1.085069444us 一个机器周期分为6个状态：S1S6。每个状态分为两拍：P1和P2。3. 指令周期：执行一条指令所需的时间。51单片机14个TM。图2-11TMTMP.40第57页，共70页，2

40、022年，5月20日，3点6分，星期二例：单片机外接晶振频率fosc= 12MHz时的各种时序单位： 振荡周期Tosc=1/fosc=1/12MHz=0.0833us 状态周期=2/fosc=2/12MHz=0.167us 机器周期TM =12/fosc=12/12MHz=1us 指令周期=(14)机器周期=14us 第58页，共70页，2022年，5月20日，3点6分，星期二2.5 复位操作和复位电路一、复位操作 单片机的初始化操作，摆脱死锁状态。（CPU硬件复位） 引脚RST加上大于2个机器周期的高电平就可使MCS-51复位。复 位时,程序计数器PC为0000H,使单片机从0000H开始执行程序。 除PC之外，复位操作还对其它一些寄存器有影响：见复位状态表。 二、复位电路上电自动复位电路+手动复位电路上电自动复位电路 单片机与外围接口芯片的退出复位的电平阀值有所差异，为保证系统同步起始工作，建议在程序初始延迟一定时间（如2050mS）再启用接口芯片。P.26 RST 8051 R C