电子电路设计训练unit1课件

1、电子电路设计训练unit1电子电路设计训练unit1电子电路设计训练课程安排：模拟部分（1-8周）&数字部分（9-16周）模拟部分：7次课程，4次实验公共邮箱：Key：buaaeda电子电路设计训练课程安排：教辅蔡光欣 李婷谭思玚 郑玮璐李霁盈教辅蔡光欣 电子电路设计训练考核方式：模拟和数字各占50分模拟部分：考试50%实验40%（完成实验20%+实验报告20%） 三人一组平时表现 10% 课堂提问 课堂小测试电子电路设计训练考核方式：电子电路设计训练课程内容：1、集成电路及其产业发展2、Eda软件的发展历程3、Pspice语言4、Multisim软件的使用5、电源电路、放大电路设计6、Cad

2、ence软件的使用7、若干设计实例电子电路设计训练课程内容：电子电路设计训练先修课程：电路分析模拟电子技术基础 数字电子技术基础信号与系统电子电路设计训练先修课程：View of EDA张杰斌新主楼F414zjbSimulating PartUnit 1View of EDA张杰斌Simulating PartUIC的发展带动EDA的进步IC的生产由设计、制造、封装业组成设计封装制造IC的发展带动EDA的进步IC的生产由设计、制造、封装业组成集成电路发展历程1950年：结型晶体管诞生；1951年：场效应晶体管发明；1958年：集成电路产生，开创了世界微电子学的历史；1962年： MOS场效应晶

3、体管发明；1963年：首次提出CMOS技术，今天，95%以上的集成电路芯片都是基于CMOS工艺；集成电路发展历程1950年：结型晶体管诞生；集成电路发展历程1966年：美国RCA公司研制出CMOS集成电路并研制出第一块门阵列（50门）；1971年：Intel推出1kb动态随机存储器（DRAM），标志着大规模集成电路出现；1978年：64kb DRAM诞生，不足0.5cm2的硅片上集成了14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临；1988年：16M DRAM问世，1cm2大小的硅片上集成有3500万个晶体管集成电路发展历程集成电路发展历程1989年：486微处理器推出，25MH

4、z，1m工艺，后来50MHz芯片采用 0.8m工艺；1993年：66MHz奔腾处理器推出，采用0.6工艺；1995年：Pentium Pro（高能奔腾，686级的CPU ）, 133MHz，采用0.6-0.35工艺； 1997年：300MHz奔腾问世，采用0.25工艺；1999年：奔腾问世，450MHz，采用0.25工艺，后采用0.18m工艺；集成电路发展历程1989年：486微处理器推出，25MHz，集成电路发展历程2000年：奔腾4问世，1.5GHz，0.18工艺；2001年：Intel 采用0.13工艺；2003年：奔腾4 E系列推出，采用90nm工艺；2005年：intel 酷睿2系列

5、上市，采用65nm工艺；。2007年： 基于全新45纳米High-K工艺的intel酷睿2 E7/E8/E9上市。2009年：intel酷睿i系列全新推出，采用的32nm工艺；2011年底，intel14nm工艺芯片已经完成设计；2013年，intel的14nm工艺CPU已经流片成功，计划两年内推出成熟产品。目前市场上性能较好的CPU Intel 酷睿i7 3.6GHz 主频，32nm工艺。集成电路发展历程2000年：奔腾4问世，1.5GHz，0.1摩尔定律摩尔定律是由英特尔(Intel)创始人之一戈登摩尔（GordonMoore）提出来的。其内容为：集成电路上可容纳的晶体管数目，约每隔18个

6、月便会增加一倍，性能也将提升一倍，而价格下降一半；或者说，每一美元所能买到的电脑性能，将每隔18个月翻两番。这一定律揭示了信息技术进步的速度。 摩尔定律摩尔定律是由英特尔(Intel)创始人之一戈世界集成电路产业世界集成电路产业一直以3-4倍于国民经济增长速度发展。每年均增长17。世界超大集成电路生产的主流工艺水平是直径为12英寸(300mm)硅晶圆片，光刻精度（特征尺寸）为0.13微米，目前最高工艺水平已达到22nm、18英寸（450mm）水平。衡量集成电路产业技术水平的两个重要参数是: 晶圆直径 特征尺寸 世界最高水平的单片集成电路芯片上所容 纳的元器件数量已经超过80亿个。向SOC（Sy

7、stem on Chip)发展世界集成电路产业世界集成电路产业一直以3-4倍于国民经济增长IC发展速度1959197020002005特征尺寸 um2580.180.13硅片直径 mm530200300电源 V5533集成度61031081010MPU主频 Hz800k1G5GDRAM bit1k1G3G管子价格 $100.310-610-8IC发展速度1959197020002005特征尺寸 um2世界IC市场Intel (美) 297.5 ；Toshiba（日）112.1 ；NEC（日） 110.8；Samsung（韩） 108.0 ； Texas Instrument（美） 91.0 ；

8、Motorola（美） 80.0 ；STMicroelectronics (意法) 79.5 ；Hitachi （日立）72.8 ；Infineon（德）67.2 ；MicroTE（美）63.1 ； SUM 1087.8亿美元2012年全球IC市场销售额突破 3000亿2000年世界IC市场总销售额达到2044亿世界IC市场Intel (美) 297.5 ；Toshiba中国IC的发展2002年，市场销售额4862.5亿元，2007年， 市场销售额 5623.7亿元主要芯片制造厂家国内投资建设生产线8英寸线有6条，14英寸的在建中芯国际，上海宏力，上海华虹，上海先进半导体，无锡华晶上华，上海贝

9、岭，北京首钢日电，绍兴华越计算机类、消费类、网络通信类三大领域占中国集成电路市场的88.1%中国IC的发展2002年，市场销售额4862.5亿元，200集成电路生产主要流程需求设计材料（单晶硅等）掩膜版芯片制作芯片检测封装测试集成电路生产主要流程需求设计材料（单晶硅等）掩膜版芯片制作芯硅棒硅片切片IC制造过程硅片测试键合光刻、注入、扩散、刻蚀芯片封装划片芯片测试刻蚀后的硅片成品硅棒硅片切片IC制造过程硅片测试键合光刻、注入、扩散、刻蚀芯绝热层炭加热部件石英坩锅熔融多晶硅单晶硅籽晶CZ拉单晶炉绝热层炭加热部件石英坩锅熔融多晶硅单晶硅籽晶CZ拉单晶炉晶圆 图中从左到右分别是450mm（18英寸）、

10、300mm（12英寸）和200mm（8英寸）的晶圆，其中只有8寸为晶圆实物，18寸和12寸皆为比例模型。晶圆 图中从左到右分别是450mm（18英寸）、300mm投影掩膜版承载台透镜（缩小版图）曝光（聚焦、对准、曝光、步进）对准激光快门（曝光时打开）UV光源光刻过程zyx硅片投影掩膜版承载台透镜（缩小版图）曝光（聚焦、对准、曝光、步进掺杂离子束离子注入机X j结深离子注入掺杂硅片掩蔽层掩蔽层掺杂离子束离子注入机X j结深离子注入掺杂硅片掩蔽层掩蔽层扩散掺杂扩散杂质掩蔽层掩蔽层硅片扩散掺杂扩散杂质掩蔽层掩蔽层硅片键合引线键合压点芯片用环氧树脂粘在底板上引线框架管脚芯片封装ABC键合引线键合压点芯

11、片用环氧树脂粘在底板上引线框架管脚芯片封装封装封装CEp-硅衬底n+Pn+掺杂形成p型衬底B重掺杂形成n型区Bipolar DevicenpnCEp-硅衬底n+Pn+掺杂形成p型衬底B重掺杂形成n型区Bn+n+P wellSilicon增强型n沟道MOSFETMOSFETGateDrainSourceSiO2金属金属多晶硅VGG=0.7VVDD=3VInverted layerchannelGateDrainSourceSubstrateVGGVDDn+n+P wellSilicon增强型n沟道MOSFETMCMOSn+ n+ P阱 Vss S G D金属场氧化层n型硅衬底 p+ p+ n型硅

12、衬底 VDD DGSP阱n+n+SDp+VssVDDSDp+GG多晶硅+VDD-VSSOutputInput反相器CMOSn+ n+ P阱 Vss S G D金属场氧化层n型ASIC Application Specific Integrated Circuit设计输入前仿真后仿真布局布线流片Full CustomFPGAIC厂家负责模拟与数字电路的仿真 模拟：SPICE；PSPICE 数字：VHDL；Verilog HDLFull-Custom; Semi-Custom半定制：厂家提供半成品母片（Gate Array；Standard Cell）FPGA（Field Programmable

13、 Gate Array）ASIC Application Specific Int仿真语言（硬件描述语言HDL) Spice 晶体管/门级语言；VHDL、Verilog 行为级语言；可描述复杂的数字器件的逻辑行为具有模数混合仿真模拟用SPICE算法，数字用HDL Protel 里的Sim模块；Workbench里的Multisim仿真语言（硬件描述语言HDL) PLD20世纪70年代推出，采用熔丝编程，阵列结构20世纪80年代Lattice推出GAL（通用阵列逻辑generic array logic），采用E2PROM工艺1985年Xilinx推出FPGA（现场可编程门阵列field pro

14、grammable gate array），采用单元结构CPLD（复杂可编程逻辑器件Complex Programmable Logic Device）由Altera推出PLD20世纪70年代推出，采用熔丝编程，阵列结构EDA平台下载设计处理（综合、优化、布局、布线）功能仿真时序仿真在线测试电路输入（原理、HDL、波形）EDA平台下载设计处理（综合、优化、布局、布线）功能仿真时序Top-Down设计系统级描述功能级描述功能仿真门级描述时序仿真Top-Down设计系统级描述功能级描述功能仿真门级描述时序EDA工具由公司自己推出：Altera的MAXPLUS，Xilinx的Foundation，Lattice的ispDesignEXPERT由第三方推出：Cadence，Synplify, Viewlogic, EWB, SystemView, Protel中国华大推出Panda2000， AetherEDA工具由公司自己推出：EDA软件之争形成CADENCE，SYNOPSYS 两强相争CADENCE强项在布局布线， SYNOPSYS 强项在逻辑综合，仿真SNOPSYS开发physical compiler基于布线的逻辑综合软件CADENCE开发PKS的一体化EDA软件从