逻辑门电路及组合逻辑电路演示

1、（优选）逻辑门电路及组合逻辑电路ppt讲解第一页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路一、逻辑代数及逻辑函数逻辑代数的产生：1849年英国数学家乔治布尔(George Boole)首先提出，用来描述客观事务逻辑关系的数学方法称为布尔代数。后来被广泛用于开关电路和数字逻辑电路的分析与设计所以也称为开关代数或逻辑代数。逻辑代数中用字母A、B、C、等表示变量逻辑变量，每个逻辑变量的取值只有两种可能0和1 。它们也是逻辑代数中仅有的两个常数。 0和1只表示两种不同的逻辑状态，不表示数量大小。A、B、C、等表示原变量，等表示反变量。可用F表示电路的输出。逻辑函数可表示

2、为第二页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路二、逻辑运算及逻辑门(一)基本逻辑运算与逻辑函数三种基本运算是：与、或、非（反）。它们都有集成门电路与之对应，与门、或门和非门。1.“与”逻辑及“与门” 逻辑关系：决定事件的全部条件都满足时，事件才发生。这就是与逻辑。 用1表示开关接通，0表示开关的断开；1表示灯亮，可得如下真值表：与逻辑的逻辑表达式为：F=A B或F=AB用集成逻辑门电路实现与逻辑关系，即为逻辑门，与门的逻辑逻辑符号为： 只有输入全为1 时，输出才为1111001010000FBA与门有0出0全1出1门电路的逻辑关系可以用波形图表示。第三页，共

3、三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路2.或运算、或逻辑、或门 逻辑关系：决定事件的诸条件中，只要有任意一个满足，事件就会发生。这就是或逻辑。真值表有1出1全0出0或逻辑的逻辑表达式为：F=A +B可用逻辑或门实现这种运算，或门的逻辑符号为：或门或门的波形为：第四页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路3.非运算、非逻辑、非门 逻辑关系：决定事件的条件满足，事件不会发生；条件不满足时，事件才发生。这就是非逻辑。真值表有0出1有1出0非逻辑的逻辑表达式为：可用逻辑非门实现这种运算，非门的逻辑符号为：非门非门的波形为：第五页，共三

4、十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路(二)复合逻辑运算及其复合门 用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。真值表（除与或非运算外）逻辑门符号：第六页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路异或的逻辑式 两个变量取相同值时，输出为0；取不同值时，输出为1同或的逻辑式 两个变量取相同值时，输出为1；取不同值时，输出为0与或非逻辑A与B等于1 ，或者C与D等于1 ，F等于0。逻辑符号：三态与非门实际用中有时需要将两个和多个与非门的输出端接在同一线上，需要

5、一种输出端除0和1两种状态外的第三种状态，即开路状态。第七页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路三、逻辑代数运算法则1.基本运算法则0A=0 1A=A AA=A 0+A=A 1+A=1 A+A=A 2.交换律AB=BA A+B=B+A 3.结合律ABC=(AB)C=A(BC) A+B+C=A+(B+C)=(A+B)+C 4.分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)证：(A+B)(A+C)=AA+AB+AC+BC=A+A(B+C)+BC=A1+(B+C)+BC=A+BC5.吸收律A(A+B)=A证：A(A+B)=AA+AB=A+AB=A

6、(1+B)=AA+AB=A证：6.反演律(摩根定律)第八页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路四、逻辑函数的化简(一)应用逻辑代数运算法则化简1.并项法利用公式可将两项并为一项。2.吸收法利用公式A+AB=A，将AB项消去。利用公式，可消去多余因子。3.拆项法利用公式将某项乘以，然后拆成两项，再分别与其他项合并。4.添项法利用公式A+A=A，可以将函数中重复或多次写入某一项，再合并化简。第九页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路(二)应用卡诺图化简逻辑函数卡诺图：与变量的最小项对应的按一定规则排列的方格图，每一小方格填

7、入一个最小项。最小项为满足下列条件的“与”项。1)各项都含有所有输入变量，每个变量是它的一个因子。 2)各项中每个因子以原变量(A，B，C，)的形式或以反变量的形式出现一次。如三变量的全部最小项为n个变量有2n个组合，最小项有2n个，卡诺图1.卡诺图相应有2n个小方格。第十页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路2.应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项分别用1填入相应的小方格内。如果逻辑式中的最小项不全，则填写0或空着不填。如果逻辑式不是由最小项构成，一般应先化为最小项。化简方法：1)将取值为1的相邻小方格圈在一起，相邻小方格

8、包括最上行与最下行及最 左列与最右列同列或同行两端的两个小方格，称为逻辑相邻。2)圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新圈时，必须包 含至少一个未被圈过的取值为1的小方格；每一个取值为1的小方格可被圈 多次，但不能遗漏。3)按着循环码排列变量取值时，相邻小方格中最小项之间只有一个变量取值 不同。相邻的两项可合并为一项，消去一个因子；相邻的四项可合并为一 项，消去两个因子；依此类推，相邻的2n项可合并为一项，消去n个因子。4)将合并的结果相加，即为所求的最简“与或”式。第十一页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路例8-6 化简 BA010111

9、1A例8-8 应用卡诺图化简 BCA0001111000132145761111第十二页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.1 逻辑代数及逻辑门电路例8-11 化简 CDAB00011110000132014576111213151410891110111111111第十三页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 由门电路组成的逻辑电路称为组合逻辑电路，简称组合电路。其特点是在任意时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关。组合电路是一种无记忆功能的逻辑电路。 组合电路的分析是根据给出的逻辑电路，从输入端开始逐级推导出输出

10、端的逻辑函数表达式，并依据该表达式，列出真值表，从而确定该组合电路的逻辑功能。其分析步骤如下：一、组合电路的分析由逻辑图写出各门电路输出端的逻辑表达式；化简和变换各逻辑表达式；列写逻辑真值表；根据真值表和逻辑表达式，确定该电路的功能。第十四页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路例8-12 分析如图所示电路的逻辑功能。解 写出逻辑表达式并化简 列写逻辑真值表 逻辑功能分析 两个变量取相同值时，输出为1；取不同值时，输出为0同或逻辑第十五页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路例8-13 分析图8-33所示电路的逻辑功能。 解 写出逻辑表达

11、式并化简 列写逻辑真值表 逻辑功能分析只有A、B、C全为0或全为1时，输出F才为1。故该电路称为“判一致电路”，可用于判断三个输入端的状态是否一致。第十六页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 组合电路设计与组合电路分析过程相反，它是根据给定的逻辑功能要求，设计能实现该功能的最简单的电路。其设计步骤如下：二、组合电路的设计 根据给定设计问题的逻辑关系或逻辑要求，列出真值表； 根据真值表写出逻辑表达式； 化简或变换逻辑表达式； 根据最简的逻辑表达式画出相应的逻辑电路图。第十七页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 例8-14 试设计一个

12、三输入的三位奇数校验电路。要求输入A、B、C中有奇数个1时，输出为1，否则输出为0。A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001解 根据题意列出逻辑真值表。 由真值表写出逻辑表达式： 化简该逻辑表达式。可见上述逻辑表达式已经是最简的。第十八页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 画出逻辑电路图。如果输入只给出原变量，对所用器件没有要求，则可画出如图所示的逻辑电路。ABCF第十九页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路如果输入只给出原变量，要求只用与非门实现，则应

13、对上述逻辑表达式用摩根律进行变换：第二十页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 例8-15 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；若三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。解 用A、B、C分别表示三个车间的开工状态：开工为1，不开工为0；G1和G2运行为1，停机为0。 根据题意列出逻辑真值表。A B CG1G20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101

14、1101101001第二十一页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 由逻辑真值表写出逻辑表达式并化简 由逻辑表达式画出逻辑电路图如图所示。 第二十二页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路三、组合电路的应用Ai BiCi0 00 11 01 101100001 只求本位和没有相邻低位进位的加法称为半加（如个位加）。(一) 加法器1. 半加器真值表半加器的逻辑图及逻辑符号第二十三页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路2. 全加器Ai Bi Ci-1Si CiAi Bi Ci-1Si Ci0 0 00 0 10

15、 1 00 1 10 01 01 00 11 0 01 0 11 1 01 1 11 00 10 11 1 所谓全加是指除本位外还有低位的进位参与相加的加法。因此，在设计全加器时，不仅要考虑本位的两个加数Ai、Bi，还必须考虑来自相邻低位的进位Ci-1。全加器的真值表。第二十四页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路由真值表可写出全加和Si和进位Ci的逻辑式： 全加器的逻辑图和逻辑符号第二十五页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路(二) 编码器1编码不同的数码不仅可以表示数量的不同大小，而且还能用来表示不同的事物或一些文字符号信息，此时

16、该数码称为代码。 把若干个二进制数码0和1按一定规律编排在一起，组成不同的代码，并且赋予每组代码以特定的含义，叫做编码。 编制代码时，要遵循一定的规则，这些规则称为码制。(1) 二进制编码用二进制代码表示有关对象(文字符号信息)的过程叫做二进制编码。 n位二进制代码有 2n种取值可能，可以表示 2n个信号。对N个信息进行编码时，可用公式2nN来确定需要使用的二进制代码的位数n。 (2) 二-十进制编码用二进制数形式表示十进制数的编码称为十进制数的二进制编码，简称二-十进制编码，也称BCD码。 二-十进制编码用4位二进制数表示1位十进制数符。4位二进制数有16种不同的组合, 十进制数的10个数符

17、只需要其中的10种组合, 因此有不同编码方案。 第二十六页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 编码种类十进制数8421码2421(A)码2421(B)码5211码余三码格雷码右移码01234567890000000100100011010001010110011110001001000000010010001101000101011001111110111100000001001000110100101111001101111011110000000101000101011110001001110011011111001101000101011001111000

18、1001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001权23222120842121222120242124215211无权码（单步码）常用BCD码第二十七页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路 二-十进制码种类繁多，大致可分为有权码和无权码两大类。表中的前四种为有权码，即每位都对应着一个固定的位权值。如8421BCD码，自高位到低位，各位的位权值为23222120，即8421。如果将每个代码看作一个4为二进

19、制数，那么这二进制数的值恰好对应着它所代表的十进制数的大小。例8-16 用8421BCD码表示十进制数468。 解468010001101000所以（468）10=（）8421BCD注意：每4位BCD码表示1位十进制数，BCD码前面的“0”不可以省略。第二十八页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路2编码器分析编码器的逻辑功能，可以用组合电路的分析方法。即先根据逻辑图写出输出的逻辑表达式，再写出真值表，进而得出其逻辑功能。用以完成编码的数字电路，称之为编码器。(1) 二进制编码器二进制编码器：用n位二进制代码对N=2n个一般信号进行编码的逻辑装置。3位二进制编码器输

20、 入输 出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A B C0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第二十九页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路键控8421BCD码编码器1100用于判断是否有键被按下第三十页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路输 入S

21、9 S8 S7 S6 S5 S4 S3 S2 S1 S0输 出A B C D S 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 101111111111第三十一页，共三十八页。第八章 逻辑门电路及组合逻辑电路8.2 组合逻辑电路(三)译码器变量译码器 码制变换译码器 数码显示译码器如：三位二进制代码八个对应输出信号输出是一组高、低电平信号。二进制译码器输入