数字逻辑(邓建)0310双极逻辑课件

1、13.10 双极逻辑二极管开关特性门限电压反向击穿漏电流viVTI s+RfVd正偏（导通）+反偏（截止）13.10 双极逻辑二极管开关特性门限反向击穿漏电流vi23.10 双极逻辑二极管逻辑ABD1D2RVCCY 电平偏移：输出和输入的数值不相等 不能直接驱动负载 通常用于集成电路内部的逻辑单元02V 低电平 逻辑023V 未定义35V 高电平 逻辑1二极管与门23.10 双极逻辑二极管逻辑ABD1D2RVCCY 电3双极结型晶体管截止区放大区饱和区基极basecollector集电极发射极emitterVCCvo+-vi+-RBRCiC三极管反相器3双极结型晶体管截止区基极collecto

2、r发射极VCCvo4肖特基晶体管三极管内部电荷的建立和消散都需要时间 存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和利用肖特基二极管基极集电极发射极4肖特基晶体管三极管内部电荷的建立和消散都需要时间基极集电极53.10.3 晶体管晶体管逻辑TTL与非门工作原理TTL逻辑的电气特性逻辑电平和噪声容限扇出不用的输入端其它TTL电路或非门、非反相门三态输出、集电极开路OC门 TTL系列 输入 低态：0.00.8V 高态：2.05.0V 输出 低态：0.00.5V 高态：2.75.0V53.10.3 晶体管晶体管逻辑TTL与非门工作原理6ABZVCC = +5VQ2Q3Q4Q5Q6D

3、1AD1B二极管与门输入保护分相器推拉式输出6ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B二7推拉式输出分相器二极管与门输入保护低导通截止截止高高低ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B7推拉式输出分二极管与门输入低导截高高低ABZVCC = +8推拉式输出分相器二极管与门输入保护高截止导通导通低1.0V0.7VABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B8推拉式输出分二极管与门输入高截导低1.0V0.7VABZV9如：TTL门电路芯片（四2输入与非门，型号74LS00 )地GND外形&1413121110 9 8 1 2 3 4 5 6 7 &管脚电

4、源VCC（+5V）TTL门电路芯片简介9如：TTL门电路芯片（四2输入与非门，型号74LS00 )10引线排列从左下角 开始,逆时针计算 缺口标记17814绝大多数右下角GND绝大多数左上角Vcc 74LS00是在一个封装内有四个相同的与非门。其外形如图所示。集成与非门74LS0010引线排列从左下角 缺口标记17814绝大多数绝大多数 11 TTL器件型号由五部分组成， 其符号和意义如表所示。 第 1 部 分 第 2 部 分第 3 部 分第4 部 分 第5部分型号前级工作温度符号范围器件系列器件品种封装形式符号意义符号意义符号意义符号意义符号意义CT SN中国制造的TTL类美国TEXAS公司

5、5474-55+125V 0+70 HSLSASALSFAS标准高速肖特基低功能肖特基先进肖特基先进低功能肖特基快捷肖特基阿拉伯数字器件功能WBFDPJ陶瓷扁平封装扁平全密封扁平陶瓷双列直播塑料双列直播黑陶瓷双列直播表 TTL器件型号组成的符号及意义11 TTL器件型号由五部分组成， 其符号和意12名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021

6、T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。常用TTL逻辑门电路12名称国际常用系列型号国产部标型号说明四2输入与非门74L13图3-7513图3-7514逻辑系列3.8 CMOS系列HC、HCT 高速VHC、VHCTFCT、FCT-T3.10.6 TTL系列H高速S肖特基L低功耗（LS）A高级（AS、ALS）F快速7454FAM nn器件标号功能对称输出驱动14逻辑系列3.8 CMOS系列3.10.6 TTL15TTL 低功耗 （L） 高速 （H） 肖特基 （S） 低功耗消特基 （LS） 先进低功耗

7、肖特基 （ALS） 先进肖特基 （AS）3.10.6 TTL系列15TTL 3.10.6 TTL系列16（1）命名方式SN 74 ALS 00表明生产者为德州仪器公司54：军用（-55125）74：商用（0 70）子系列逻辑功能：00：与非门02：或非门04：非门等16（1）命名方式SN 74 ALS 00表明生产者为德州仪17（2）封装形式 双列直插封装 （DIP） 扁平封装 （QFP）17（2）封装形式 双列直插封装 扁平封装 18（2）封装形式 阵列封装 针式阵列 （PGA） 球栅阵列 （BGA）18（2）封装形式 阵列封装 球栅阵列193.10.8 CMOS/TTL接口需要考虑：噪声容

8、限、扇出、电容负载193.10.8 CMOS/TTL接口需要考虑：噪声容限2074HCT驱动74LS 高态: 3.84 2.0 = 1.84V 低态: | 0.33 0.8 | = 0.47V不正常状态VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.8474HCT不正常状态VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.874LS74LS驱动74HCT 高态: 2.7 2.0 = 0.7V 低态: | 0.5 0.8 | = 0.3V1、直流噪声容限2074HCT驱动74LSVOLmaxVILmaxVIHmi2174HCT驱动74LS 低态扇出：2

9、、扇出 高态扇出：高态剩余驱动能力：CMOS: 74HCTIOH = 4 mAIOL = 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 400 AIOL = 8 mAIIH = 20 AIIL = 0.4 mA总扇出2174HCT驱动74LS2、扇出 高态扇出：高态剩余驱动能222、扇出CMOS: 74HCTIOH = 4 mAIOL = 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 400 AIOL = 8 mAIIH = 20 AIIL = 0.4 mA思考：74LS(TTL)驱动74HCT(CMOS)的情况？为什么说用TTL驱动TT

10、L兼容的CMOS输入端几乎不用考虑直流扇出的限制？表3-7表3-6表3-11222、扇出CMOS: 74HCTTTL: 74LS思考：7233.10.9 发射极耦合逻辑ECL如何提高速度？ 防止晶体管饱和电流型逻辑（CML）（currentmode logic，CML）也称为：发射极耦合（ECL）（ emitter-coupled logic ）233.10.9 发射极耦合逻辑ECL如何提高速度？（ 24输入低态：3.6VVCC = 5.0VR1300R2330INOUT1OUT2VBB 4.0VR31.3kVEE = 0.0VQ1 Q2Q2抢先导通3.4V基本CML电路Q1截止OUT1 = 5.0VOUT2 = 4.2V输出高态5.0V4.2V24输入低态：3.6VVCC = 5.0VR1R2INOUT25基本CML电路输入高态：4.4VVCC = 5.0VR1300R2330INOUT1OUT2VBB 4.0VR31.3kVEE = 0.0VQ1 Q2Q1抢先导通3.8VQ2截止OUT2 = 5.0VOUT1 = 4.2V输出低态4.2V5.0V差分输出differential output25基本CML电路输入高态：4.4VVCC = 5.0VR126输入A、B波形如图所示, 请画出与非门的输出（Y）波形。ABYY=AB课堂练习:&ABY