一种8通道12位逐次逼近式AD转换器的设计-图文

一种8通道12位逐次逼近式A/D转换器的设计彭新芒,杨银堂,朱樟明(西安电子科技大学微电子研究所,陕西省西安市710071摘要:设计实现了一个8通道12位逐次逼近式A/D转换器。A/D转换器内部集成了多路复用器和并行到串行转换寄存器、复合型D/A转换器,实现数字位的串行输出。整体电路采用HSPICE进行仿真,转换速率为133ksps(千次采样每秒,转换时间为7.5μs。通过低功耗设计,工作电流降低为2.8mA。芯片基于0.6μmBiCMOS工艺完成版图设计,版图面积为2.5mm×2.2mm。关键词:逐次逼近式A/D转换器;复合结构D/A转换器;低功耗;BiCMOS收稿日期:2006208210;修回日期:2006210210。基金项目:国家自然科学基金(60476046;教育部博士学科点基金(20050701015;部委基金(51408010304DZ0140,51408010205DZ0164。0引言A/D转换器是模拟系统与数字系统接口的关键部件,长期以来一直被广泛应用于雷达、通信、电子对抗、声纳、卫星、导弹、测控系统、医疗、仪器仪表、图像和音频等领域。计算机和通信产业的迅猛发展,进一步推动了A/D转换器在便携式设备上的应用并使其有了长足进步,A/D转换器正逐步向高速、高精度和低功耗的方向发展。目前市场上占统治地位的A/D转换器主要是:逐次逼近式、∑2Δ式、流水线式。∑2Δ式可以实现很高的分辨率,流水线式可以保证很高的采样速率,这两种体系结构都是为了满足某种特定需求的纵向市场而设计的,而逐次逼近式A/D转换器在速度、精度、功耗和价格方面具有综合优势,因此本文串行输出A/D转换器采用逐次逼近式结构。逐次逼近式A/D转换器是采样速率低于5MSPS(百万次采样每秒的中高分辨率应用的常见结构,其分辨率一般为8位~16位,具有低功耗、小尺寸等特点,因而具有较宽的应用范围,如便携式/电池供电仪表、笔输入量化器、工业控制和数据/信号采集器等。顾名思义,逐次逼近式A/D转换器实质上是实现二进制搜索算法,内部电路可以运行在几MHz,A/D转换器采样速率是该数值的分数,主要由逐次逼近算法确定。本文基于上华0.6μmBiCMOS工艺设计了一个8通道12位串行输出A/D转换器,其核心电路采用逐次逼近式结构,并在总结改进传统结构的基础上,采用电压定标和电荷定标的复合式D/A转换器结构,这种“5+4+3”分段式复合结构既避免了大电容引入的匹配性问题,而且电阻的引入减小了电路本身的线性误差;比较器的实现采用多级级联的放大器结构,降低了μmBiCMOS工艺实现了整体版图设计。1系统结构及电路实现逐次逼近式A/D转换器结构电路如图1所示,主要由采样保持电路、比较器、D/A转换器、逐次逼近寄存器和逻辑控制单元5部分组成[124]。图1逐次逼近式A/D转换器原理转换中的逐次逼近是按对分原理,由控制逻辑电路完成的。其工作过程如下:启动转换后,控制逻辑电路首先把逐次逼近寄存器的最高位置1,其他位置0,将其存储到逐次逼近寄存器,然后经D/A转换后得到约为满量程输出一半的电压值。这个电压值在比较器中与输入信号进行比较。比较器的输出反馈到D/A转换器,并在下一次比较前对其进行修正。即输入信号的取样值与D/A转换器的初始输出值相减,余差被比较器量化,量化值再来指导控制逻辑是增加还是减少D/A转换器的输出;然后,这个新的D/A转换器输出值再次从输入取样值中被减去,不断重复这个过程,直至其精度达到要求为止。由此可见,这种数据的转变始终处于逻辑控制电路的时钟驱动下,逐次逼近寄・45・第33卷第4期2007年4月电子工程师ELECTRONICENGINEERVol.33No.4Apr.2007存器不断进行比较和移位操作,直到完成LSB(最低有效位的转换。这时逐次逼近寄存器的各位值均已确定,逐次逼近转换完成。由于本次设计针对是串行的多路通道转换技术,所以在逐次逼近式A/D转换器基本结构的基础上,在模拟输入前端加入多路复用模块,并在输出后端加入并串转换电路。整体结构简图见图2。图2整体结构简图为实现信号的快速精确转换,逐次逼近式A/D转换器中重要部件是采样保持电路、比较器和D/A转换器。等效输入电路如图3所示。图3输入等效电路在数据获取期间,被选信道作为输入给电容C保持充电,获取时间结束后,T/H开关打开,电荷维持在C保持上作为信号样本,与D/A转换中产生的模拟信号进行比较,将比较结果输入输出寄存器,在三态总线控制下串行输出最后数字位。其中比较器的实现采用三级放大器级联结构,这样就降低了比较器的设计要求,减小了设计难度,提高了电路性能。下面介绍D/A转换器的设计与实现。逐次逼近式A/D转换器的速度和分辨率主要受反馈电路中D/A转换器的速度、分辨率和线性的限制[1,4],精确设计D/A转换器是本设计的重点和关键。传统的逐次逼近式A/D转换器大多采用简单的电阻分压式或电容电荷型结构来实现[3]。电阻分压式的转换器只需要用一种电阻,容易保证制造精度,即使电阻出现较大的误差,也不会出现非单调性,这是它的优点。但是,对n位二进制输入的这种结构的D/A转换器来说,需要2n个分压电阻以及同样数量的模拟开关,所以随着位数的增加,其所需元器件的数量会呈几何级数增加,这是它的缺点。这种结构单独用做一个D/A转换器的情况比较少见,但是它却在逐次逼近式A/D转换器中常用到,尤其在位数低于8位时。电容电荷式D/A转换器的优点是精度较高,但是存在面积大、对寄生电容敏感等缺点,而且还需要两相时钟,增加了设计制造的复杂度。传统D/A转换器电路在设计时考虑的是单一形式的电路结构,但在本设计中充分利用电阻单调性好、电容精度高的优点,避开电阻型所需开关数多及电容面积大的不利因素,因此本电路D/A转换器的实现采用复合结构,如图4所示。图412位复合式D/A转换器结构由于本芯片是一个12位精度的A/D转换器,要求D/A转换器也要达到12位精度,而且对于位数较高的转换器,从芯片面积和性能方面综合考虑,组合结构较单一结构优势显著,因而转换结构采用5+3+4复合结构实现,其中高5位MSB(最高有效位采用电容网络实现,中间3位采用电阻网络,而低4位LSB仍用电容网络实现,这样设计避免了在不同结构实现上的不足,结合其各自优缺点,较好地实现电路性能。此D/A转换器的优点是具有一定的单调性,因为电阻串本质上是单调的,而且3个数字位只有一种阻值的电阻,不存在电阻失配问题。电阻串不需要预充电,转换速度比电容阵列的转换速度快,但芯片占用面积较大;电容网络最多只需满足5位电容比的精度要求便可实现12位转换。所以在总数中分配每段位数时,在芯片面积和转换速度之间进行折中考虑。单独对D/A转换器进行仿真得到的结果曲线如图5、图6所示。图5为全部12位数字位的模拟输出波形图,图6为(00…0到(11…1跳变时的波形图,建立时间仅为12ns。・55・第33卷第4期彭新芒,等:一种8通道12位逐次逼近式A/D转换器的设计・计算机与自动化技术・图5D/A转换器输出波形图6由(00…0至(11…1跳变时的波形2设计结果根据电路功能及指标要求,在Cadence环境下用HSPICE对电路进行仿真。通过控制逻辑的精确控制,对选择8通道中任一通道都能够实现12位准确转换,图7为选择第8通道对2.5V电压进行转换的输出波形,实现了模拟信号到数字信号的正确转换。图7第8通道对2.5V电压进行转换的输出波形最后,基于CSMC0.6μmBiCMOS工艺完成了版图设计,面积为2.5×2.2mm2,如图8所示。最后设计的12位A/D转换器的特性如下:分辨率为12位;转换时间为7.5μs;零点误差为<±2LSB;增益误差为<±2LSB;线性误差为<±1LSB;模拟输入电压为0~4.096V;工作温度范围为-55℃~125℃。仿真条件为VDD=5.0V,VSS=0V,Vref=4.096V,Vagnd=0V。图8逐次逼近式A/D转换器完整版图3结束语本文基于CSMC0.6μmBiCMOS工艺设计实现了一个12位串行输出的A/D转换器,采用电压定标和电荷定标组合式D/A转换器技术,比较器的实现采用多级级联放大器形式,通过合理的时序控制,实现了较好的性能,转换速率为7.5μs,正常工作电流2.8mA,增益误差小于2LSB,线性误差小于1LSB,最后版图面积为2.5×2.2mm2,此转换器对于消费电子、汽车电子及便携式产品等方面应用是具有较好性价比的选择。参考文献[1]HANDIDIK,TSOVS.An82b1.32MHzsuccessive2approxi2mationA/Dconverter[J].IEEEJournalofSolid2StateCir2cuits,1990,25(3:8802885.[2]REDFERNTP,CONNOLLYJJJr,CHINSW,etal..Amonolithiccharge2balancingsuccessive2approximationA/Dtechnique[J].IEEEJournalofSolid2StateCircuits,1979,14(6:9122920.[3]HESTERRK,TANKS,DEWITM,etal.FullydifferentialADCwithrail2to2railcommon2moderangeandnonlinearca2pacitorcompensation[J].IEEEJournalofSolid2StateCir2cuits,1990,25(1:1732183.[4]RAZAVIB.Principleofdataconversionsystemdesign[M].NewYork,NY,USA:IEEEPress,1995.[5]SCHOLTENSPCS,VERTREGTM.A62bit1.62Gsample/sμmCMOSusingaveragingtermination[J].IEEEJournalofSolid2StateCircuits,2002,37(12:159921609.[6]ROBERTH.Analog2to2digitalconvertersurveyandanalysis[J].IEEEJournalofSelectedAreasinCommunications,1999,17(5:5392540.彭新芒(19812,女,硕士研究生,研究方向为高速高性能ADC/DAC设计、低压低功耗模拟电路设计。(下转第73页・65・・计算机与自动化技术・电子工程师2007年4月开关、跳线是否在正确的位置上。此外,还要检查nWAIT、NRST、NTRST等引脚的电平是否已被上拉,引脚JTAGSEL是否被下拉,对这几个引脚的处理关系到AT91RM9200能否正常工作。系统上电后,检查电路板上几个电压等级的输出电压是否正常,复位电路是否工作,晶振X1和X2的输出端是否输出正确的波形。接着通过串行调试接口将AT91RM9200系统板与PC机连接,在“超级终端”界面中可看到微处理器向PC输出一系列的“C”,表明微处理器AT91RM9200已经正常工作。然后可以通过ARM公司提供的开发工具ADS的集成开发环境,编写相关的应用程序,通过JTAG接口对微处理器进行进一步的调试。目前,该系统已在某智能设备的控制器中得到了实际应用。4结束语ARM微处理器正以其极好的性能价格比和极低的功耗与其他体系结构的微处理器进行激烈的竞争,其应用将进一步深入到各行各业。可以预测,在将来的一段时期内,ARM微处理器将成为32位微处理器市场的统治者。了解、学习、掌握和应用ARM微处理器技术很有必要,也非常重要。设计ARM微处理器的最小系统是学习这一技术的一个很好的方法和途径。陈敬谦(19792,男,硕士研究生,主要从事嵌入式系统在智能家电控制器中的应用等方面的研究工作。DesignofMinimalSystemBasedonAT91RM9200MicroprocessorCHENJingqian,WANGLu,LIANGMing,ZUJumei,ZHANGJiqing(GuangzhouElectricApparatusResearchInstitute,Guangzhou510300,ChinaAbstract:TheARMmicroprocessorAT91RM9200isahighperformanceMCUproducedbyATMEL,anditisusedinindustrycontrolfields.ThispaperintroducestheARMmicroprocessorAT91RM9200.BaseonAT91RM9200,aminimalsystemisdesigned,anditincludesthepowersupplycircuit,crystalgeneratorcir2cuit,resetcircuit,registermodules,JTAGinterface,UARTinterfaceandsoon.Theselectionoftheperiph2eralcircuitsissummarized.Themethodandresultofdebugaregivenattheendofthearticle.Theuserscandesigntheembeddedsystemseasilythroughtheminimalsystem.Keywords:ARMmicroprocessor;AT91RM9200;minimalsystem(上接第56页Designofa82channel122bitsSARA/DConverterPENGXinmang,YANGYintang,ZHUZhangming(MicroelectronicsInstitute,XidianUniversity,Xi′an710071,ChinaAbstract:Thispaperdescribesdesignandimplementationofan82channel12bitSARADC.Multi2switch