热完整性：低功耗IC数字设计必备的技术

热完整性：低功耗IC数字设计必备的技术

热完整性：低功耗IC数字设计必备的技术

类别：EDA/PLD

 在本年度的设计自动化大会上，新老供应商都争相推出功率设计工具，旨在为数字IC设计师提供评估功耗的一种更好方法。

 要点

 。泄漏的功耗随温度呈指数增长。

 。在90nm工艺结点上，泄漏占总功耗的25%~45%。在65nm工艺时，泄漏占总功耗50%~70%。

 。片上温度会影响时序。温度每增加15℃，延迟会增加约10%~15%。

 。随着温度增加，EM也会呈指数增长，使产品寿命降低四倍。

 。电阻与温度呈线性关系，会影响IR降。15℃的温度变化会使电阻值增加10%。

 。时钟门控与多线程CMOS加剧了片上的热量变化。

 过去三年以来，芯片设计师对IC功率管理的关注已经从原先的第三位跃到了第一位，特别是对那些便携系统应用中ASIC和SoC的设计师而言，情况更是如此。于是，在今年六月美国加州Anaheim举行的设计自动化大会（DAC）上初次亮相了许多功率工具。专家们称，若要真正控制晶体管泄漏（这种泄漏占系统功耗的比重越来越大），就必须先了解自己设计的热效应，以及它们对数字IC时序与可靠性的影响。专家们声称，一旦精确计算出了芯片的发热量，就可以使自己的设计最大限度地具备正确的功耗、性能和可靠性。

 如果你正采用90nm或130nm工艺的几何尺寸进行设计，就会明白IC功率管理是一个大问题。有几家EDA公司开发了一些估算有效功耗的工具，有效功耗是通过正常运行而计算出的系统消耗的能量。有些供应商也已经开发了试图说明泄漏功率的工具，这是系统处于待机模式时晶体管泄漏的功率。泄漏在0.13mm工艺时就是一个问题，当设计进入90nm和65nm工艺时愈加严重。专家们认为，没有准确的热分析，设计师就无法考虑泄漏问题以及IC功耗。

 Apache设计方案公司总裁兼CEOAndrewYang说：“随着温度上升，泄漏会呈指数增加。TSMC（台积电）公司推测，泄漏要消耗50%的总功率。我们已经向用90nm硅片实现设计的客户询问过此问题，他们的答案是泄漏要消耗25%~40%的功率。在转向65nm时，我们估计有50%~70%的总功率通过泄漏而耗散掉。”许多泄漏结果都是由不准确的温度估计造成的，而大多数不精确又是由于采用了传送给封装及系统设计师的过时的最高温度限制和模型所致。

 RajitChandra是Gradient设计自动化公司的总裁兼CEO，他认为温度总是IC设计中的重要因素，但大多数情况下，设计师在规定热容限目标时，都会依据IC上温度不得超过105℃这个事实。十几年来，这个规则是铁打不动的。但是，当设计进入更精细的工艺尺寸以及设计师要在芯片上实现更多功能时，整个芯片设计成不超过105℃就不是实现性能目标的最有效途径了，供应商正在力图实现更低的最高温度。

 Transmeta公司就是这类公司之一。它为晶圆厂提供LongRun2低功耗设计方法。该公司创始人兼首席技术官DaveDitzel也是一个著名的处理器设计师，他认为今天的IC设计团队经常要在功耗与性能上作出折衷。他称：“由于泄漏是一个大问题，过去习惯于105℃的人们现在的目标是需要更低的最高温度。拿一个典型的台式CPU来说，它的额定温度只有85℃。为了控制泄漏，人们希望进一步降低温度。”库供应商和晶圆厂都提供低功耗工艺、低热电压晶体管以及多线程CMOS，但Ditzel说当用户采用这些结构时，就要放弃时钟速度。

 Chandra称，今天的许多SoC都太大，要完成的功能太多，因此内核区域产生了很多小气候和热点，而不能在整个内核上保持恒定及可预测的温度（图1）。Chandra解释说：“现实情况开始偏离对IC温度的传统估计方法。例如，你想当然地认为自己的芯片是25℃，但在芯片中有低热电压晶体管泄漏的地方，温度实际上是35℃，于是电流会上升50%。当温度再上升10℃时，电流会急升126%。”如果再进一步，假定芯片运行在25℃而实际温度为45℃，则拿Chandra的话说：“你的功耗和一堆晶体管的时序都会差之千里。”如果再算上环境热量的影响，情况就会更糟。他说，“过去不同，当你问到平均功耗是什么时，温度是事后思考的问题。但现在是温度驱动功耗。”

\Yang和Chandra都认为，流行的低功耗管理技术可能是产生局部热点或小气候的罪魁祸首，这些技术包括时钟门控、电源门控、不用时关断设计中的元器件等。Yang说：“为了降低功耗，人们使用时钟门控、关掉某个时钟域、简化某些部件和设计活动以及冷却降温等方法。在细颗粒的时钟门控时，我们看到芯片上的温度相对于全部切换的情况有统计上的变动。通过多线程CMOS提供的电源门控可以有意关断某些部件，这也会造成片上温度的变化。”他认为，芯片上所有的东西都应该同步升温或降温，但细颗粒器件的情况却不是这样。Yang认为：“设计中一部分升温，另一部分降温，在极端条件或保持时间与匹配遭破坏的情况下会形成竞态条件，这个问题与模拟设计人员多年来遇到的问题相类似。”他预计，随着芯片设计师开始使用时钟门控和功率门控设计技术，热效应对低功耗设计的影响将越来越重要。

 另一方面，Transmeta公司的Ditzel则认为，小气候在90nm工艺设计中是一个无足轻重的问题。他说：“芯片变大温度就会有变动，但会随时间很快达到均等。”

 热影响

 在进行热分析时，设计者还要考虑电源泄漏、片上温度、可靠性、电致迁移以及IR降。Yang说：“时钟的时序对温度变动很敏感。局部温度每上升15℃，则该处的延迟或回旋会增加大约10%~15%。因此，温度上升会降低速度。”电致迁移也可能随温度的上升而呈指数增加。他补充说：“一般来说，芯片的最高容限温度为105℃，但是，如果局部温度上升15℃，则电致迁移的机会将会呈指数增长，使器件的使用寿命降低四倍。”他还解释说，电阻会随温度呈线性变化，因此，温度变化10℃~15℃时，局部电阻会增加10%。于是，IR降也会增长约10%。

 过去，供应商将IC冷却的工作交给封装工程师和系统工程师去完成。但专家门争辨说，封装设计步骤在工艺中出现的时间过晚，封装设计师一般没有足够准确的热估计值，去为某个部件创建最佳的封装。Chandra说：“封装设计师传统上只掌握一个温度。封装设计师认为，他们能够使整个芯片完整冷却，但这个认识是错误的。能量器件会不断地产生热量，如那些泄漏器件和关键路径。封装设计会降低一些温度，但不是全部。”

 如热容限值过低，设计封装可能成本太高，因为很容易导致芯片过热和失效，而保护带的过度使用、过分的封装以及过度的冷却（如采用封装风扇）等，都会增加项目成本。在90nm时代，封装设计师需要从IC设计师那里得到更准确的功耗与热数据。不准确的功耗分析会造成晶圆上的功率变化。Ditzel认为：“当你在做更高性能器件时，你会发现并非所有部件的泄漏都是一样的。”他指出，晶圆上内核的性能与功耗是变化的。

 在一片晶圆上，功率等级以及热量变化要相差四倍。Ditzel说：“较快部件的阈值电压较低。它们也是泄漏功率最多的部件。此时，以CV2f（总开关电容乘以电源电压的平方再乘以开关频率）表示的功耗估计是一样的，但在泄漏上有很大的不同。”他说：“这与工艺的统计性变化有关。晶圆厂只能很好地控制阈值电压，因此会有些变动。这种变动可以对设计产生很大影响。”这种变动对微处理器供应商来说是能够接受的，他们的产品有不同的速度和功耗等级。然而，SoC和ASIC供应商必须满足一定的性能和功耗规格，他们不能忍受这种变动。对ASIC设计师来说，器件要么满足性能要求，要么作废。如果他们接受一种比需要的最大温度规格还要低的规格，那么在晶圆上的变动还会给封装设计师带来问题。

 Chandra建议打破芯片设计师与封装设计师之间的隔阂。他说：“由于温度问题以及局部热效应，泄漏问题已经促使人们开始思考封装、散热和芯片内的热量梯度问题。这些问题对于实现更好的芯片性价比和质量来说，都是必要的。”他解释说，像Ansoft公司和Flomerics公司都能提供分析机电问题、结温与环境温度的工具。Chandra说：“那些供应商传统上都不关心功耗随温度的变化以及其在一个芯片中的分布情况。”该领域的供应商可能很快就会与EDA企业进行密切合作。

 热完整性分析

 Yang与Chandra预计，热分析将成为软件工具中的一个热点，一个设计师要实现泄漏、性能、可靠性和封装的正确结合，就必须考虑热效应。Yang认为：“首先是信号完整性分析，其次是功率完整性分析。现在，我们需要做的下一个分析就是热完整性。”他所在的ApacheDesign公司三年来在功率完整性分析中击败了大多数EDA供应商，现在虽然还没有热分析工具，但正在考虑增加这种工具。Yang期望，用户在第一次作有效功耗与泄漏功耗估计时就能有一个全面的热完整性流程，然后再做热仿真。“热仿真可接受封装参数和工艺参数，例如，封装的热阻、散热片和基材信息，并且通过仿真热阻与热容网络，得到一个稳态的温度。”他说，“关键是功率仿真与热仿真之间的反馈。如果不小心的话，热条件就会失控。”

 在热仿真之后，用户可以做出一个片上的热分布图，以分析功率和热对芯片时序、可靠性、IR降、动态电压降和地反弹的影响。Yang说：“我们不能在整个设计中用最差、稳态温度分析那些情况。因为它们没有考虑变动的影响。”他认为，经过分析以后，用户可以将信息提供给封装设计师，并将信息应用于IC布局。“用户会移动块以避免局部温度累积，某些情况下，可以采用更宽的走线，以降低电流密度和自发热情况。”

 Gradient公司在DAC上推出了自己的FireBolt热分析工具，该公司拥有“Thermalintegrity（热完整性）”商标。Gradient公司的独立工具可以完成芯片上的热分析，并标出热点。该公司还拥有片上散热结构方面的专利，设计师可以在常规布局无法工作时，将其加到金属层上（表1）。根据该公司的说法，绝缘硅和应力硅的薄衬底都对片上热量变化非常敏感。低k介质的导热性不良，会在线路中积蓄热量（图2）。

 除了Gradient公司以外，Magma公司是唯一一家为客户提供数字IC热分析工具的供应商，该工具集成在这家公司的Blast-Rail和Blast-Rail5.0产品中。这些工具采用了一种可升级的多项式泄漏模型，可获得片上温度变化的精确读数。用户在全芯片级上确认热点，并在工具判定热点后进行深入分析。Magma顾问组成员AmirAjami说：“在流程的早期阶段，你不想确定每个单元的特性，但当设计进行下去时，你会希望确定关键单元的特性，如位于关键路径里的单元。这些路径要经常使用，这意味着它们生热较多。它们还对整个时钟信号的总体分布有最大的影响。”

 解决热量问题

 设计师可以采用各种技术来解决与热量相关的问题。Chandra说：“有一个技巧，那就是在作平面规划时，将设计块在周围作移动，以平衡芯片上的温度。”设计师还可以加粗连线，减少走线加宽后的泄漏，并且使用低热电压的晶体管。但这个方法会降低性能，增加面积。该方法是一种降低泄漏和防止电致迁移的有效方式。为解决不均衡功耗并能得到一个更恒定的温度，用户可以调整缓冲区大小及布局。

 院校的研究人员正在测试在较高金属层中使用假过孔的方法，以