数字逻辑实验二_第1页
数字逻辑实验二_第2页
数字逻辑实验二_第3页
数字逻辑实验二_第4页
数字逻辑实验二_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验二组合电路实验内容使用分立元件的异或门和与非门分别构成半加器和全加器，并进行测试。使用MAXPLUS设计二位全加器，和4位奇偶发生器，并下载到FPGA中进行测试。分立元件构成半加器全加器实验任务用74LS00和74LS86芯片分别构成半加器和全加器。主要步骤先用74LS00和74LS86芯片搭建成半加器，并测试其功能，记录结果。如上构建两个半加器然后配合其他门电路构成全加器，并测试其功能，记录结果。参考资料<数字逻辑实验指导书>实验四。FPGA的下载和测试实验任务用MAXPLUS分别设计二位全加器和4位奇偶发生器，并下载到FPGA中测试。主要步骤1.在MAXPLUS中选用基本门电路器件，构成一个两位全加器逻辑图。2.使用模拟工具进行模拟验证，并通过验证。3.定义FPGA的IO引脚功能。4.下载设计的电路到FPGA。5.用开关和发光二极管测试FPGA的功能。6.在MAXPLUS中构成一个4位奇偶发生器逻辑图。7.对步骤6的结果顺序重复步骤2到步骤5。参考资料<数字逻辑实验指导书>第一部分第三章思考题半减器和全减器的实现一位半减器真值表输入输出AiBiSiCi+10001101100111000一位全减器真值表输入输出AiBi

CiSiCi+10000010100111001011101110010100110010111下次实验记忆元件测试实验内容用门电路构成基本RS触发器。D触发器-JK触发器测试（了解脉冲控制信号）。在实验箱上用JK触发器实现T触发器。记忆元件初值的设置。用FPGA构造一个JK触发器，并测试。预习内容各种触发器的功能。触发器互相转换的

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论