(电子行业企业管理)模拟电子教案

（电子行业公司管理）模拟电子教课设计《半导体集成电路》课程教课教课设计山东大学信息科学与工程学院电子科学与技术教研室(微电)张新课程整体介绍：1．教材：采纳上海科技第一版社第一版的，由电子工业部教材办公室组织编写的高等学校教材《半导体集成电路》一书。该教材参照教课学时为120学时。2．当前实质教课学时数：课内66+实验6，合计72学时。3．教课内容：(按72学时删减)第一篇双极型逻辑集成电路26学时第一章集成电路的寄奏效应（含序论）7学时第二章TTL集成电路12学时第三章TTL中大规模集成电路3学时第四章TTL电路疆域设计4学时第二篇MOS逻辑集成电路26学时有关MOS管+序言3学时第六章nMOS逻辑集成电路9学时第七章CMOS集成电路8学时第八章动向,准静态MOS电路简介2学时第九章MOS集成电路疆域设计4学时第三篇模拟集成电路20学时第十一章模拟集成电路中的特别元件8学时第十二章模拟集成电路中的基本单元9学时第十三章集成运算放大器简介3学时课程教课设计:序言1学时内容:1集成电路1.1集成电路定义1.2集成电路特色1.3集成电路分类半导体集成电路2.1半导体集成电路分类2.2有关半导体集成电路的集成度2.3半导体集成电路的优弊端课程内容介绍及参照书课程要点：介绍了何谓集成电路，集成电路是如何分类的（即可分为膜集成电路.半导体集成电路和混淆集成电路），集成电路有何特色；介绍了何谓半导体集成电路，半导体集成电路的分类（即依照电路中晶体管的导电载流子状况分类，可分为双极型集成电路和单极型集成电路两种；依照电路工作性质分类，可分为数字集成电路和模拟集成电路两种），半导体集成电路的重要观点-集成度，以及半导体集成电路的长处（即体积小重量轻；技术指标先进靠谱性高以及便于大量量生产和成本低等）。最后给出了课程整体内容介绍，并给出了有关参照书。课程难点：有关半导体集成电路的定义，不一样方法的分类；有关半导体集成电路集成度的两种定义方法，以及半导体集成电路的最突出的长处。基本观点：集成电路-将某一电路所需的若干元器件（晶体管；二极管；电阻和电容）均制作于一个（或几个）基片上，经过布线连结组成的完好电路。膜集成电路-由金属和金属合金薄膜以及半导体薄膜制成元器件，布线连结组成的集成电路。3半导体集成电路-以半导体（硅）单晶为基片，之外延平面工艺为基础工艺，将组成电路的各元器件制作于同一基片上，布线连结组成的功能电路。4混淆集成电路（组合集成电路）-由半导体集成电路，膜集成电路和分别元件中起码两种组成的集成电路。5双极型集成电路-由一般平面双极晶体管组成的集成电路，其载流子为电子和空穴。6单极型集成电路（MOS集成电路）-由MOS场效应管组成的集成电路，其导电载流子仅有电子（或空穴）一种。7数字集成电路-办理数字量信号的集成电路。数字量指以某一最小单元作不连续变化的量。8模拟集成电路-办理模拟量信号的集成电路。模拟量指能够连续变化的量。9集成电路的集成度-单位面积芯片上最多可容纳的元器件个数。单位；元器件个数/平方毫米。10集成电路的规模-以单个芯片上最多可容纳的元器件个数为区分依据。单位；元器件个数/单芯片。基本要求：掌握集成电路的定义及分类；半导体集成电路的定义及分类；认识半导体集成电路的应用处合；知道以规模定义的半导体集成电路的集成度以及集成度定义的扩展。课程参照书目及要求：对双极型部分：器件原理部分：书目：《半导体物理》已开过课程；《晶体管原理》与本课程同期开课；《半导体器件物理》同名书目。要求：熟习晶体管单结特征及有关公式；熟习晶体管双结特征及部分有关公式；熟习晶体管瞬态（频次）特征。工艺原理部分：书目：《半导体器件工艺原理》77年统编教材；《超大规模集成电路技术基础》99年由电子工业第一版社第一版；《集成电路制造技术》与本课程同期开课。要求：熟习pn结形成的工艺原理及平面结工艺构造；熟习pn结形成时的工艺影响要素；熟习惯例集成电路工艺剖面构造以及各电性区的作用，集成电路制造带来的各样寄生。电路及集成电路组成基础知识部分：书目：《电子技术基础》已开过课程；《数字集成电路》已开过课程；《模拟集成电路》已开过课程。要求：熟习各样门电路的基本线路组成；熟习组成各样门电路的各样基本元器件；熟习各样门电路的基本工作原理；熟习各样门电路的组合；熟悉各样二进制规则及逻辑关系的变换。MOS集成电路部分：书目：〈晶体管原理〉第八章场效应晶体管；〈单极型晶体管〉。要求：熟习MOS晶体管构造；熟习MOS晶体管工作原理；熟习MOS晶体管种类及不一样工作条件下的特征；熟习MOS晶体管各样电流-电压关系式。第一篇双极型逻辑集成电路《26学时》第一章集成电路的寄奏效应(6学时)§1.1集成电路的特别工艺及构造1学时内容:1典型pn结隔绝工艺1.1pn结隔绝工艺的工艺流程1.2典型pn结隔绝的实现及埋层作用1.3pn结隔绝构造形成的说明介质隔绝工艺2.1介质隔绝工艺的工艺流程2.2介质隔绝工艺中晶体管和电阻的构造剖图2.3介质隔绝工艺的工艺特色3pn结-介质混淆隔绝3.1pn结-介质混淆隔绝剖面构造3.2pn结-介质混淆隔绝构造特色课程要点:本节主要介绍了双极型逻辑集成电路制造中常用的典型pn结隔离工艺以及增补了性能更优胜的介质隔绝和pn结-介质混淆隔绝工艺,对三种工艺的工艺流程和工艺剖面构造分别作了介绍,并对三种工艺的工艺特色作了对照。此中最重要的是典型的pn结隔绝的工艺内容，这仍旧是双极型逻辑集成电路制造中最最常用的隔绝工艺，因为该工艺与惯例平面制造工艺相容性最好。对三种工艺所制造的埋层的构造做了介绍，并介绍了埋层所起到的两个作用，即解决了正面连线造成的集电极串连电阻增大的问题，又解决了器件功率特征和频次特征对资料要求的矛盾。重申了惯例pn结隔绝是如何从工艺上实现的，即隔绝扩散的各扩散区均一定扩穿外延层而与p衬底连通（或称各隔绝墙均有效）；重申了惯例pn结隔绝集成电路在使用时是如何赐予电性保证的，即p衬底接电路最低电位（保证隔绝pn结二极管处于反向偏置）。课程难点：三种隔绝方法是如何达到使半导体集成电路中各元器件在电性能上达到绝缘隔绝的；三种工艺中制造的埋层在集成电路中作用的原理；pn结隔绝是如何工艺实现的，如安在使用时赐予电性保证的。基本观点：1pn结隔绝-利用反向pn结的大电阻特征实现集成电路中各元器件间电性隔绝方法。2介质隔绝-使用绝缘介质代替反向pn结，实现集成电路中各元器件间电性隔绝方法。3混淆隔绝-在实现集成电路中各元器件间电性隔绝时，既使用了反向pn结的大电阻特征又使用了绝缘介质电性绝缘性质的方法。基本要求：认识三种隔绝方法各自的工艺流程，流程中要点工序的工艺方法和工艺特色。认识三种隔绝方法各自的隔绝特色和隔绝性能对照，特别是隔绝构造带来的有源寄生和无源寄生性能的对照。侧重掌握典型pn结隔绝的工艺流程和各工序的作用，认识典型pn结隔绝集成电路的pn结隔绝是如何工艺实现的，如安在使用时赐予电性保证的；清楚的知道埋层是如何制造的，埋层有何特色，埋层在半导体集成电路构造中有何作用以及埋层制造质量对集成电路电性的能影响。§1.2集成电路中元器件的构造和寄奏效应1学时内容：1集成电路中npn管构造带来的寄奏效应1.1典型pn结隔绝构造中npn管带来的寄奏效应1.2pn-介质混淆隔绝构造中npn管带来的寄奏效应1.3介质隔绝构造中npn管带来的寄奏效应集成电路中电阻构造带来的寄奏效应2.1典型pn结隔绝构造中电阻的构造特色2.2引入的寄生器件2.3电路中电阻的使用特色2.4集成电路中电阻构造引入的寄生电容集成电路中典型倒相器引入的寄奏效应3.1集成倒相器的组成及其寄生3.2去除有源寄生的举措课程要点：本节主要介绍了惯例集成电路制造中典型元件-基区扩散电阻制造带来的寄奏效应，它在集成电路中的典型工艺剖面构造为三层二结构造；典型器件npn管束造带来的寄奏效应，它在集成电路中的典型工艺剖面构造为四层三结构造；典型倒相器制造带来的寄奏效应，它应含有电阻制造带来的寄生和npn管束造带来的寄生。这些寄生均分为有源寄奏效应和无源寄奏效应，有源寄奏效应影响集成电路的直流特征和瞬态特征，是极其有害的；而无源寄生仅影响电路的瞬态特征。本节要点是npn管束造带来的寄奏效应，其有源寄生-寄生晶体管对集成电路性能带来的不良影响。介绍了如何从工艺上采纳举措除去这类有源寄生的影响，所采纳的工艺举措是在npn管集电区掺金（相当于在pnp管基区掺金）和在npn管集电区设置高浓度n型埋层（影响pnp管基区性质），它们的作用原理是：掺金的作用，使pnp管基区中高复合中心数增添，少量载流子在基区复合加剧，因为非均衡少量载流子不行能抵达集电区从而使pnp管电流放大系数大大降低。埋层的作用有两个，其一，埋层的下反扩散致使pnp管基区宽度增添，非均衡少量载流子基区渡越时间增添，非均衡少量载流子在基区的复合率增大，从而使pnp管电流放大系数降低；其二，埋层的上反扩散致使pnp管基区混杂浓度增大，基区方块电阻减小，由晶体管原理可知，这将致使发射效率降落从而使pnp管电流放大系数降低，综上所述，各作用的结果使寄生pnp管的电流放大系数降至0.01以下，则有源寄生转变成无源寄生，仅表现为势垒电容的性质。课程难点：集成电阻制造.集成晶体管的制造.集成倒相器的制造在集成电路中实质带来的无源寄生-电容；有源寄生-晶体管均将参加电路工作。由集成电阻和集成晶体管在集成电路中可能工作状态的剖析，集成晶体管构造将带来有源寄生，从而影响集成电路的直流工作性能。所以，需尽可能采纳各样工艺举措来除去这类有源寄生的影响。基本观点：1埋层的上反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的n型外延层的扩散。2埋层的下反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的p型衬底的扩散。3典型集成电阻的三层二结构造-指p型扩散电阻区-n型外延层-p型衬底三层，以及三层之间的两个pn结这样的工艺构造。4典型集成晶体管的四层三结构造--指npn管的高浓度n型扩发散射区-npn管的p型扩散基区-n型外延层（npn管的集电区）-p型衬底四层，以及四层之间的三个pn结这样的工艺构造。5有源寄生-存在寄生晶体管的现象，可为寄生pnp管（衬底参加组成的pnp管），也可为寄生npn管（多发射极输入晶体管各发射区与基区组成的npn管）。无源寄生-存在寄生元件的现象，可为寄生电容，也可为寄生电阻。基本要求：认识集成电路制造中的特有工艺构造隔绝岛和隔绝墙的形成，知道隔绝构造的存在会使集成元器件制造时带来寄奏效应，而寄奏效应分为产生有源寄生器件和产生无源寄生元件两种状况。当工艺条件或电性条件知足时，有源寄生能够转变成无源寄生。在三种隔绝构造中，集成元器件的制造所引入的寄奏效应种类不一样，且强弱不一样的剖析，知道三种隔绝构造寄生特色的差异。掌握在集成电路制造和使用中，如何去除集成元器件构造带入的有源寄奏效应，使有源寄生变成无源寄生。了解集成电阻和集成npn管在集成电路中的电性等效构造和工艺剖面结构，从而认识由它们组成集成倒相器时，各自的寄生是如何影响倒相器的电性能的，知道如何去除集成倒相器制造中产生的有源寄生。§1.3多结晶体管的埃伯斯-莫尔模型2学时内容：1理想二极管的模型1.1pn结二极管的V-I特征1.2pn结二极管的V-I特征剖析1.3典型硅pn结二极管的V-I特征1.4理想pn结模型2双结晶体管的E-M模型2.1双结晶体管的构造及电流定义2.2注入型E-M模型2.3其余模型3四层三结构造npn管的E-M模型3.1集成电路中npn管的四层三结构造及剖析3.2四层三结构造中的电流剖析3.3四层三结构造的E-M模型掺金电路中晶体管的瞬态模型4.1四层三结构造的瞬态模型4.2掺金电路的瞬态摸型课程要点：本节开始介绍了简单的硅二极管的伏安特征，从硅二极管的电流电压关系公式，剖析了它的正向特征和反向特征，由正向特征剖析中可知，此时电流的大小除了与结上的正向电压有关外还与结双侧夹杂浓度有关，从公式剖析中表示，应与夹杂浓度小的一侧杂质浓度有关，从硅二极管的伏安特征曲线从而议论了它的理想状况，引出了理想pn结模型。由单结模型扩展到双结晶体管E-M模型,从两种构造进行了分析，一种是当基区足够宽时，表现为两个互不扰乱的pn结二极管结构，这时可用单结模型剖析两结各自的伏安特征；另一种是当基区足够薄时，这时一定考虑两结的互作用，伏安特征剖析可知，两结的结电流中除了各自的注入电流外还与相邻结注入电流被本结汲取的部分有关系，双结晶体管E-M模型是此后一种状况为依照成立的。从而又扩展到集成电路中的实质晶体管的四层三结构造的E-M模型，电路剖析可知，一是多了一个pn结，二是以为npn管基区足够薄同时寄生pnp管基区（n型外延层）也足够薄，这样各结均要考虑相邻结的互作用，据此成立了四层三结构造晶体管的E-M模型。此中，要点是四层三结构造的E-M模型。在该模型中清楚的看到，因为寄生pn结的引入产生了寄生晶体管，而该寄生晶体管可影响集成电路的电性能，包含影响直流特征和瞬态特征。因为不希望寄生影响集成电路的直流特征，则根据上节的结论议论了如何除去这类有源寄生的影响，成立了掺金电路的瞬态模型，该电路模型采纳了以下举措：npn管集电区掺金；npn管集电区设置高浓度n型埋层；p型衬底的电极S极接电路最低电位，所以，该电路模型除去了有源寄生，去除了部分无源寄生。课程难点：集成电路中晶体管的四层三结构造的直流E-M模型和瞬态E-M模型的成立，该二模型的电流和电压剖析，在该二模型中，有源寄生是如何影响集成电路直流特征和瞬态特征的剖析。在应用其直流特征时，如何可除去有源寄生的影响；而采纳掺金工艺又如何能够简化瞬态模型。基本观点：αR-晶体管反向运用时共基极短路电流增益。2αF-晶体管正向运用时共基极短路电流增益。3注入型E-M模型-电路的端电流是以结的注入电流表述的。4传输型E-M模型-电路的端电流是以晶体管的少量载流子正向传输电流及晶体管的少量载流子反向传输电流表述的。5结电流-在E-M模型中流过结的电流，其大小与结电压有关，有方向性。6端电流-在E-M模型中的外端口流过的电流，是有关结电流的综合，也拥有方向性。基本要求：认识单结和双结构造的E-M模型，从而认识四层三结构造的E-M模型，清楚注入型E-M模型与其余类模型定义和实质上的差异。熟习四层三结构造的直流E-M模型以及如何除去该模型中有源寄生的方法；认识四层三结构造的瞬态E-M模型，知道模型中影响瞬态特征的要素和集成电路制造中可能引入的影响瞬态特征的要素。熟习直流模型V-I特征的电流和电压剖析，熟知电流电压公式；熟知各样构造的E-M方程。§1.4集成电路中晶体管有源寄奏效应1学时内容：1npn管工作于反向有源区1.1npn管及寄生pnp管的工作状态1.2工作状态剖析1.3寄生pnp管对npn管电性影响的结论1.4采纳工艺举措减小寄生pnp管的影响2npn管工作于饱和区2.1npn管及寄生pnp管的工作状态2.2工作状态剖析2.3集成电路中npn管的饱和剖析课程要点：当npn管集电结正向偏置时，寄生pnp管正向有源放大，则寄生pnp管将影响npn管的电性能，从而影响集成电路的电性能。本节要点介绍了

npn

管集电结可能正向偏置的两种状况，即

npn

管处于反向工作状态或饱和工作状态。在上述两种状态下，寄生

pnp

管正向放大，为有源寄生。所以，侧重议论了工作于上述两种工作状态下的npn管的电性能遇到的有源寄生的所有影响。当npn管处于反向有源工作状态时，经过电路剖析和E-M方程剖析可知：此时寄生pnp管正向有源放大，使得npn管中一部分“发射极”电流经过寄生pnp管集电结流失，这是npn管处于反向有源工作状态时寄生pnp管对npn管性能从而对集成电路性能造成的影响。当npn管处于饱和工作状态时，经过电路剖析和E-M方程剖析可知：此时寄生pnp管正向有源放大，使得npn晶体管的饱和压降VCES降落，这是npn管处于饱和工作状态时寄生pnp管对npn管性能从而对集成电路性能造成的影响。课程难点：在双极型集成电路应用时，集成电路中npn管的工作状态对有源寄生的影响很大。当npn管工作于正向放大态或截止态时，使得寄生pnp管的发射结（npn管的集电结）反向偏置，而电路应用时其集电结（衬底结）必定反偏，这使寄生管失掉电性放大作用而表现为无源寄生；当npn管反向有源或饱和工作时，寄生pnp管的发射结（npn管的集电结）正向偏置，而其集电结必定反偏，寄生pnp管为正向有源放大，它将参加npn管的电性工作。则判断npn管的工作状态是重要的。对综合剖析带有有源寄生管的npn管电性能，从而剖析集成电路的电性能也是重要的。基本要求：认识集成电路中寄生pnp管与电路中npn管有何关系，会分析为什么npn管处于反向有源或饱和工作状态时会使寄生pnp管正向有源放大导通，会对npn管电性能从而对集成电路电性能带来影响。了解上述两种状态下npn管的受寄生管影响的模型及其E-M方程；清楚在npn管处于反向有源或饱和工作状态时，寄生pnp管会对npn管电性能从而对集成电路电性能带来如何的影响；知道如何去除和减少上述两状态下的寄生pnp管的有源寄生影响。认识集成电路中npn管饱和工作特征，知道其饱和程度的界定，并认识集成电路中晶体管与分别晶体管饱和时的不一样。§1.5集成电路中的寄生电容1学时内容：1各样pn结工作状态下结电容的求取1.1固定反偏电压下pn结电容CJ(V)（结电压V小于零，且固定）1.2正偏电压下pn结电容CJ（结电压V大于零，固定或变化）1.3零偏电压下pn结电容CJ0（结电压V等于零）1.4变化反偏电压下pn结电容CJ(V)（结电压V小于零，且变化）2计算举例2.1求取结电容步骤2.2说明2.3举例：简略TTL与非门各结电容的计算课程要点：集成电路中的无源寄生将影响集成电路的瞬态特征，而无源寄生元件主假如寄生结电容。pn结电容的大小与结的构造和所处的状态有关，即与pn结上所加的偏压有关；与pn结的面积有关；且与pn结面是侧面仍是底面有关。所以，在考虑计算寄生结电容时，一定和pn结的实质构造联合起来，还一定和pn结在某个瞬态过程中实质电性状态变化联合起来。课程难点：分清各样偏压下的pn结的状态，应用适合的pn结电容公式。此中，剖析和判断在某一电性过程中pn结上所处的偏压状态是重要的，特别是结处于变化反偏状态时，且pn结双侧电压均变化的状况尤要注意；此外，在pn结的面积计算时，注意其侧面积为四分之一圆柱面积，这是因为扩散形成电性区时存在横向扩散所致。基本要求：掌握各样偏压下的pn结电容求取公式，能够剖析在某个电性过程中，pn结上的偏压状态如何，是固定的仍是变化的，是零偏.正偏.反偏仍是三种状态都发生了。熟习结电容的求取方法，能娴熟的应用结电容求取公式求得各样偏压下的pn结电容。第一章：集成电路的寄奏效应（含序言）作业增补思虑题5题+课本习题5题第二章：TTL集成电路（12学时）§2.1双极门电路的发展1学时内容：1基本逻辑门电路1.1达成逻辑和的电路-或门1.2达成逻辑乘的电路-与门1.3达成逻辑否认的电路-非门1.4复合门双极门电路的发展2.1DCTL电路（直接耦合晶体管逻辑电路）2.2RTL和RCTL电路（电阻晶体管和阻容晶体管逻辑电路）2.3DTL电路（二极管-晶体管逻辑电路）2.4TTL电路（晶体管-晶体管逻辑电路）课程要点：本节介绍了组成逻辑集成电路的各样基本门电路，介绍了双极门电路的发展，从初期逻辑门直到现在宽泛应用的TTL逻辑门电路，此中，DTL逻辑电路和TTL逻辑电路是课程要点。特别要注意，DTL逻辑电路和TTL逻辑电路性能上的差异，以及TTL逻辑电路性能参数上的优胜性。课程难点：逻辑集成电路发展过程中每一次电路改良的原由，以及经过电路元器件的变化而使电路参数改良的实质剖析。基本观点：或门-达成逻辑和的电路门。指对有若干输入端的门电路，其拥有当输入均为“0”时，输出为“0”；当输入端中起码有一个为“1”时，输出即为“1”的逻辑功能。与门-达成逻辑乘的电路门。指对有若干输入端的门电路，其拥有当输入均为“1”时，输出为“1”；当输入端中起码有一个为“0”时，输出即为“0”的逻辑功能。非门-达成逻辑否认的电路门。指对有一个输入端的门电路，其拥有当输入为“1”时，输出为“0”；当输入为“0”时，输出为“1”的逻辑功能。4DCTL电路-直接巧合晶体管逻辑电路。Direct-CoupledTransistorsLogic(Circuit).5RTL电路-电阻晶体管逻辑电路。Resistances-TransistorsLogic(Circuit).6RCTL电路-阻容晶体管逻辑电路。Resistances-Capacitances-TransistorsLogic(Circuit).7DTL电路-二极管-晶体管逻辑电路。Diodes-TransistorsLogic(Circuit).8TTL电路-晶体管-晶体管逻辑电路。Transistors-TransistorsLogic(Circuit).基本要求：认识逻辑电路基本门的组成，认识双极门电路的发展过程，以及双极门电路每一次电路构造的变化使电路性能获得的改良。知道DTL电路和TTL电路达成的功能，它们各自的电性能及它们之间性能的不一样。清楚TTL逻辑电路从电性能上比DTL逻辑电路以及所述初期逻辑门电路有哪些优胜性，这些优胜性与电路构造的改变有什么直接关系。§2.2简略TTL与非门4学时内容：1简略TTL与非门电路构造及工作原理1.1电路构造1.2工作原理电路关态剖析电路开态剖析2电路的电压传输特征-电路E-M模型2.1输入所有短接时电路特色及电流剖析2.2列电压传输方程（2-1）——（2-6）式2.3电压传输曲线及剖析3简略TTL与非门电路主要参数3.1电路静态参数与抗扰乱能力有关的参数与带负载能力有关的参数与静态功耗有关的参数3.2电路瞬态参数电路瞬态等效电路及特征引入的瞬态参数（定义.剖析.计算）4简略TTL与非门的改良4.1简略TTL与非门存在的问题4.2四管单元TTL与非门4.3五管单元

TTL

与非门课程要点：简略TTL与非门是TTL门电路的基础门，是组成TTL集成电路的基本单元。更复杂的与非门及更复杂的若干其余功能的门电路均由简略TTL与非门扩展而形成，它们的功能也可由简略TTL与非门功能说明或许由简略TTL与非门功能扩展来说明。所以，本节是第二章的要点。在本节中，简略TTL与非门的静态电路剖析和静态参量定义.分析.求取是要点，同时要兼备电路的瞬态特征。在剖析静态电路时，要注意两个稳态（静态）中简略TTL与非门各元器件工作状态的不一样；在剖析参量时，电路的电压传输特征是剖析与抗扰乱能力有关参数的基础，而与带负载能力有关的参数及与静态功耗有关的参数的剖析则与特定的电路组成状态有关。在本节中，还议论了简略TTL与非门存在的抗扰乱能力不强；带负载能力很弱和工作速度不高三个弊端，同时介绍了为改良简略TTL与非门性能而引入的四管单元TTL与非门；而四管单元TTL与非门改良了简略TTL与非门性能但静态功耗过大，为改良了简略TTL与非门性能又要除去四管单元TTL与非门的不足，引入了五管单元TTL与非门电路；因为电路构造上的原由（输出管均带有基极泄流电阻R3），四管单元TTL与非门和五管单元TTL与非门仍存在问题，本节又假想了改良方案。课程难点：简略TTL与非门的静态电路剖析，简略TTL与非门的与抗干扰能力有关参数的定义与剖析，简略TTL与非门的与带负载能力有关参数的定义与剖析，简略TTL与非门的与静态功耗有关参数的定义与剖析；简略TTL与非门的瞬态等效电路及剖析，简略TTL与非门的瞬态参数的定义与剖析。简略TTL与非门存在问题的剖析议论，引入了四管单元TTL与非门电路对简略TTL与非门性能的改良剖析议论以及四管单元TTL与非门仍存在问题的剖析，引入了五管单元TTL与非门电路对简略TTL与非门和四管单元TTL与非门性能的改良剖析议论以及四管单元TTL与非门和五管单元TTL与非门电路仍存在问题的分析，对电路性能改良的假想。基本观点：1电路的关态-指电路的输出管处于截止工作状态时的电路状态，此时在输出端可获得VO=VOH，电路输出高电平。2电路的开态-指电路的输出管处于饱和工作状态时的电路状态，此时在输出端可获得VO=VOL，电路输出低电平。3电路的电压传输特征-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特征相像）。输出高电平VOH-与非门电路输入端中起码一个接低电平常的输出电平。输出低电平VOL-与非门电路输入端所有接高电平常的输出电平。开门电平VIHmin-为保证输出为额定低电平常的最小输入高电平(VON)。7关门电平VILmax-为保证输出为额定高电平常的最大输入低电平(VOFF)。8逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。9过渡区宽度VW-输出不确立地区（非静态地区）宽度，VW=VIHmin-VILmax。低电平噪声容限VNML-输入低电平常，所允许的最大噪声电压。其表达式为VNML=VILmax-VILmin=VILmax-VOL(适用电路)。高电平噪声容限VNMH-输入高电平常，所允许的最大噪声电压。其表12

达式为VNMH=VIHmax-VIHmin=VOH-VIHmin(适用电路)。电路的带负载能力（电路的扇出系数）-指在保证电路的正常逻辑功能时，该电路最多可驱动的同类门个数。对门电路来讲，输出有两种稳固状态，即应同时考虑电路开态带负载能力和电路关态带负载能力。输入短路电流IIL-指电路被测输入端接地，而其余输入端开路时，流过接地输入端的电流。14输入漏电流（拉电流，高电平输入电流，输入交错漏电流）IIH-指电路被测输入端接高电平，而其余输入端接地时，流过接高电平输入端的电流。静态功耗-指某稳固状态下耗费的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取二者均匀值，称为均匀静态功耗。瞬态延缓时间td-从输入电压Vi上跳到输出电压Vo开始降落的时间间隔。Delay-延缓。17瞬态降落时间tf-输出电压Vo从高电平VOH降落到低电平VOL的时间间隔。Fall-降落。18瞬态储存时间ts-从输入电压Vi下跳到输出电压Vo开始上涨的时间间隔。Storage-储存。19瞬态上涨时间tr-输出电压Vo从低电平VOL上涨到高电平VOH的时间间隔。Rise-上涨。瞬态导通延缓时间tPHL-（适用电路）从输入电压上涨沿中点到输出电压降落沿中点所需要的时间。瞬态截止延缓时间tPLH-（适用电路）从输入电压降落沿中点到输出电压上涨沿中点所需要的时间。22均匀传输延缓时间tpd-为瞬态导通延缓时间tPHL和瞬态截止延缓时间tPLH的均匀值，是议论电路瞬态的适用参数。基本要求：熟知简略TTL与非门电路构造及电路工作原理，认识在静态电路剖析时，为什么给出三个假设。能独自进行简略TTL与非门电路的关态剖析和开态剖析；熟习简略TTL与非门电路的电压传输特征及特性曲线，认识曲线对应各部分的工作条件及与电路性能的关系；认识电路主要静态工作参数的定义.剖析和求取；认识电路的主要瞬态参数及参数的定义区间。清楚地知道简略TTL与非门在应用于集成电路中时存在的问题，并认识为改良简略TTL与非门而引入的四管单元TTL与非门的电路构造，电路特征及对简略TTL与非门性能的改良；认识引入的五管单元TTL与非门的电路构造，电路特征及对简略TTL与非门性能和四管单元TTL与非门性能的改良。认识四管单元TTL与非门和五管单元TTL与非门仍存在的问题及与存在的问题相对应的电路构造的缺点，假想改良存在问题的方法。§2.3六管单元TTL与非门2学时内容：1六管单元TTL与非门电路构造及工作原理1.1六管单元TTL与非门电路构造1.2六管单元TTL与非门电路工作原理2六管TTL与非门的电压传输曲线电路的静态参数及输入保护3.1电路的静态参数3.2电路的输入保护输入嵌位电压定义及设定实质电路中对输入的保护举措电路的瞬态参数4.1瞬态延缓4.2瞬态功耗5六管TTL与非门的长处六管TTL与非门的线路设计6.1各晶体管的选用6.2各电阻值得计算选用6.3T6网络的设计课程要点：本节介绍了性能较为完满的六管单元TTL与非门电路，该电路对五管单元TTL与非门进行了改良，其电路举措是用T6网络代替了五管单元TTL与非门中输出管T5的基极泄流电阻R3.。T6网络在六管单元TTL与非门中的作用就是五管单元TTL与非门性能得以改良的愿因，T6网络在电路的导通瞬时表现高阻态，而在电路的截止瞬时表现低阻态，这使得电路的瞬态特征获得改良，电路开关特征好，两个静态更加稳固。本节介绍了六管单元TTL与非门电路静态特征及静态参数，经过剖析可知，该电路在两个静态时的输出电平更为稳固；因为T6网络引入，电路导通时只有在Vi≥1.3v(VB2≥1.4v)时T2和T5才同时导通,这就除去了电压传输曲线上高电平输出部分的折线段，去除了四管单元TTL与非门和五管单元TTL与非门电路构造缺点带来的影响电路性能的弊端。本节剖析了六管单元TTL与非门电路瞬态特征及瞬态参数，在瞬态等效电路中，将所有的电容等效为5个电容，每个电容的组成在讲义第38页已详尽列出，并对列入各节点的电容作出了四点说明；依据电路瞬态剖析，对td、tf、ts和tr四个瞬态过程中各个电容的充放电进行了议论；依据电路由截止到导通和由导通到截止两个瞬态过程的电性剖析，发现两个瞬态过程中均有瞬态大电流流通，并且以导通到截止瞬态过程中瞬态大电流为主，由此造成较大的瞬态功耗。课程难点：因为对TTL与非门性能的改良是T6网络在电路中的引入带来的，则能正确剖析T6网络在电路的导通瞬时自己的电特征及对整个电路电特征的作用；能正确剖析T6网络在电路的截止瞬时自己的电特征及对整个电路电特征的作用是十分重要的。因为六管单元TTL与非门电路元器件增加，引入的寄生也多，所以拥有更复杂的瞬态特征，这给剖析电路的四个瞬态过程中各个电容的充放电、计算四个瞬态过程中的四个瞬态参数带来必定的难度。基本要求：认识六管单元TTL与非门电路的电路构造，电路工作原理。认识该电路中T6网络所起到的作用，知道T6网络在电路的导通时如何保证了T2和T5管同时导通，且在导通瞬时T6网络自己表现高阻特征，不对T5管分流，而使得T5管赶快导通并饱和；T6网络在电路的截止瞬间一直不截止，表现低阻特征，为T5管退饱和供给了有效的基极泄放回路，而使T5管赶快截止。能独立达成六管单元TTL与非门电路的线路设计，知道晶体管的选用规则并能选用出适合的六只晶体管；知道电阻值得选用原则并能经过剖析计算获得六管单元TTL与非门电路中所需要的所有电阻；知道T6网络的三种种类，能经过Rc和Rb的搭配达成T6网络种类的选用，知道在六管单元TTL与非门电路中T6网络选择了浅饱和型并能剖析计算给出Rc和Rb的值。§2.4STTL和LSTTL电路1.5学时内容：1两电路的构造及特色1.1电路的构造电路的构造电路的构造1.2电路的定义及特色电路的定义及特色电路的定义及特色2有关SBD及SBD嵌位2.1有关SBD定义性质及特色2.2有关SBD嵌位限制TTL电路速度的原由嵌位晶体管构造嵌位的作用2.3SBD嵌位晶体管在集成电路中的实质应用2.4引入SBD嵌位的注意事项3STTL电路4LSTTL电路4.1LSTTL电路的构造特色输入构造特色输出构造特色4.2LSTTL电路工艺制造时采纳的工艺举措课程要点：本节介绍了肖特基势垒二极管（SBD）的性质和特色，肖特基势垒二极管（SBD）拥有与硅pn结二极管相像的伏安特征，即正向大于阈值电压时的大电流特征，反向大电阻特征；肖特基势垒二极管（SBD）拥有可用于改良集成电路三个特色，即正向压降低、开关时间短和反向击穿电压高。议论了SBD在TTL集成电路中起到的嵌位作用，这是因为TTL集成电路在提升电路速度时存在矛盾，即要想减少电路导通延缓时间，能够经过加大输出管的基极驱动电流来实现，这势必使输出管在电路导通态的饱和深度增添，输出管的基区和集电区的超量储存电荷增添，在电路截止是加大了截止延缓时间；肖特基势垒二极管与可能饱和的晶体管集电结正向并接，因为SBD正向压降低的特点，是晶体管的饱和深度不可以太深，从而有效的提升了电路速度。本节给出了SBD嵌位晶体管的构造（电路构造，等效电路构造，平面疆域构造以及与平面疆域对应工艺剖面构造）。剖析了SBD嵌位晶体管应用于STTL电路和LSTTL电路中时，起到的改良集成电路性能的作用。课程难点：注意肖特基势垒二极管（SBD）的性质中有的是对改良集成电路性能有益的，有的是对集成电路性能是有害的，有时为改良SBD性能反而削弱了SBD对晶体管嵌位的作用。所以，在实质应用时，要注意选择适合的SBD面积。基本观点：1STTL电路-肖特基势垒二极管（SBD）嵌位抗饱和TTL电路SN54s/74s）系列。2LSTTL-低功耗肖特基势垒二极管（SBD）嵌位抗饱和TTL电路SN54ls/74ls）系列。基本要求：认识SBD的性能，熟知SBD的哪些性能在STTL和LSTTL集成电路中获得应用。认识SBD嵌位晶体管的电路构造，等效电路，平面疆域以及与平面疆域对应的工艺剖面构造。认识在TTL集成电路中的适合地点应用SBD后，为什么可有效的提升电路速度。清楚一般TTL集成电路与STTL集成电路电路参数上的差异，以及与LSTTL集成电路电路参数上的差异。知道STTL和LSTTL集成电路是如何定义的，为什么这样定义。§2.5TTL集成电路的温度特征1.5学时内容：1集成电路中电阻.pn结及晶体管某些参数的温度特征1.1电阻的温度特征R~T1.2pn结正导游通压降VF的温度特征VF~T1.3晶体管电流放大倍数?的温度特征?~T集成电路有关参数的温度特征2.1电流参数的温度特征电路输出低电平电源电流ICCL的温度特征ICCL~T电路输出高电平电源电流ICCH的温度特征ICCH~T电路输入短路电流IIL的温度特征IIL~T电路输入交错漏电流IIH的温度特征IIH~T2.2电压参数的温度特征电路输出高电平VOH的温度特征VOH~T电路输出低电平VOL的温度特征VOL~T电路的关门电平VILmax的温度特征VILmax~T电路的开门电平VIHmin的温度特征VIHmin~T2.3瞬态参数的温度特征tpd~T一般TTL集成电路瞬态参数的温度特征集成电路瞬态参数的温度特征课程要点：集成电路性能参数随温度变化的性质，其实是与组成集成电路的元件和器件的某些电参数随温度变化的特征有关系。所以，本节首先介绍了组成集成电路的元件和器件的能够影响集成电路性能的某些电参数随温度变化的特征，即电阻阻值随温度变化而变化的特征、pn结正导游通压降VF随温度变化而变化的特征和晶体管电流放大倍数?随温度变化而变化的特征。从而议论了集成电路性能参数随温度变化与构成集成电路的元件和器件的某些电参数随温度变化的关系，给出了集成电路电流参数的温度特征，即电路输出低电平电源电流ICCL的温度特性、电路输出高电平电源电流ICCH的温度特征、电路输入短路电流IIL的温度特征和电路输入交错漏电流IIH的温度特征；给出了集成电路电压参数的温度特征，即电路输出高电平VOH的温度特征、电路输出低电平VOL的温度特征、电路的关门电平VILmax的温度特征和电路的开门电平VIHmin的温度特征；并且给出了集成电路瞬态参数的温度特征，即电路均匀传输延缓时间的温度特征。课程难点：因为集成电路性能参数随温度变化是组成集成电路的元件和器件的某些电参数随温度变化的一种综合反应。所以，掌握组成集成电路的元件和器件的某些电参数随温度如何变化和为什么变化是重要的；掌握集成电路性能参数随温度变化与组成集成电路的元件和器件的哪些电参数随温度的变化有关系也是重要的。基本要求：掌握电阻随温度变化的实质关系，掌握pn结正向压降VF随温度变化的实质关系，掌握晶体管电流放大倍数?随温度变化的实质关系。认识集成电路的有关电流参数，电压参数，瞬态参数随温度变化与组成集成电路的元件和器件的哪些电参数随温度的变化有关系，是何种关系（关系式）。会综合各样关系随温度变化的变化状况，能获得受综合变化影响的集成电路有关参数随温度变化的结果。§2.6TTL门电路的逻辑扩展2学时内容：1TTL扩展门电路——用TTL与非门组成的其余门电路1.1非门1.2TTL与非门扩展的与门1.3TTL与非门扩展的与或非门和或非门1.4TTL与非门扩展的或门1.5TTL扩展异或门1.6TTL输出管集电极开路门(OC门)1.7TTL与非门组成的三态逻辑门(TSL门)2有关集成触发器——TTL与非门组成的触发器2.1D型前沿触发器由四管单元TTL与非门2个+二管单元TTL与非门4个组成2.2后沿触发集成J-K触发器由三管单元TTL与非门2个+六管单元TTL与非门组成的与或非门2个组成课程要点：本节介绍了如何使用TTL与非门为基础门电路，用以组成其它功能的门电路，即组成非门、与门、与或非门、或非门、或门和异或门等；为了改变两个以上门的输出间不可以线与的的弊端，引入了集电极开路门；为了改良集电极开路门丢掉了原有电路的图腾柱输出（速度快、输出阻抗低）特色，又引入了三态逻辑门。本节介绍了如何使用TTL与非门为基础门电路，用以组成集成触发器，本节主要介绍了两种集成触发器电路，即

D型前沿触发器和后沿触发集成

J-K

触发器；对D型前沿触发器电路剖析议论可知，整个电路的组成由

2个四管单元TTL

与非门组成基本

RS触发器，而由

4个二管单元

TTL

与非门作为内部指引门；对后沿触发集成J-K触发器电路剖析议论可知，整个电路的组成是以2个集电极开路的三管单元TTL与非门作为指引门，而以2个六管单元TTL与非门组成的与或非门为基本门，其稳固工作条件时基本门速度要远快于指引门速度。本节详尽议论了用TTL与非门作为基础门电路组成其余功能的门电路和组成集成触发器时，在逻辑关系上是如何变换的，各样其余功能的门电路和集成触发器的电路是如何组成的。组成的新功能的门电路和集成触发器的电路剖析和功能剖析。课程难点：使用TTL与非门为基础门电路能够组成其余功能的门电路，也能够使用TTL与非门为基础门电路和以用TTL与非门为基础组成的其余功能的门电路，来组成集成触发器。而使用各样其余功能的门电路和各样集成触发器电路，可组成各样功能的逻辑集成电路。所以，应特别注意用TTL与非门为基础门电路组成其余功能的门电路时，逻辑关系上的剖析，也应特别注意用TTL与非门为基础门和以TTL与非门为基础门电路组成的其余功能的门电路共同组成集成触发器电路时，逻辑关系上的剖析。还应特别注意，用TTL与非门为基础门电路组成的其它功能门电路的电路构造；以及用TTL与非门为基础门和以TTL与非门为基础门电路组成的其余功能的门电路共同组成的集成触发器电路的电路构造。基本要求：认识各样集成门电路电路构造，能进行集成门电路的电路剖析和功能剖析。认识用TTL与非门为基础门组成各样其余功能的门电路时，电路构造上的差异（或不一样）。能独立达成TTL与非门到其余功能的门电路电路构造上的转变，清楚此中的功能变换过程和逻辑关系变化。认识集成触发器电路的电路构造和逻辑关系；知道用TTL与非门为基础门电路和用以TTL与非门为基础组成的其余功能的门电路来共同组成集成触发器时，如何进行逻辑关系变换；知道如何采纳TTL与非门为基础门电路和用以TTL与非门为基础组成的其余功能的门电路，来共同组成集成触发器电路。第二章：TTL集成电路作业增补思虑题7题+书上习题5题第三章：TTL中大规模集成电路（3学时）§3.1简化逻辑门1.5学时内容：1简化与非逻辑门1.1二管单元简化与非门1.2三管单元简化与非门1.3抗饱和简化与非门1.4强驱动内部与非门其余简化门2.1简化与门2.2简化与或非门课程要点：在中大规模集成电路设计中，要想提升集成度，最有效的方法就是简化逻辑门电路。简化逻辑门一般用于输入门和输出门之间的内部门中，因为内部门是输入门和输出门之间的连结门，它不直接感觉外面信号的扰乱，外面信号的扰乱由输入门承受，所以抗扰乱能力要求不高；它不直接驱动外面负载，驱动外面负载由输出门担当，所以带负载能力要求不强。简化逻辑门在应用于输入门时，应注意知足电路抗扰乱能力的要求；简化逻辑门应用于输出门时，应注意知足电路带负载能力的要求。本节介绍了简化与非门，此中有二管单元简化与非门、三管单元简化与非门、抗饱和简化与非门和强驱动内部与非门；本节还介绍了其余简化门电路，即简化与门和简化与或非门等。课程难点：在不影响电路逻辑功能条件下，各样简化逻辑门的电路构造。简化逻辑门应用于输入门时，对应于电路抗扰乱能力的剖析；简化逻辑门应用于输出门时，对应于电路带负载能力的剖析。简化逻辑门应用于内部门时，对特定电路，选择那种最适用的简化逻辑门。基本观点：输入门-与输入端直接连结的电路门。输出门-与输出端直接连结的电路门。内部门-输入门和输出门之间的连结的电路门。简化逻辑门-在门电路功能不变的条件下，进行了线路上简化或元器件数目上简化的逻辑门。基本要求：知道组成中大规模集成电路的输入门，输出门和内部门三大部分各自的基本要求，此中，内部门的组成门电路数目远远超出输入门和输出门的组成门电路数目之和。知道要想提升集成度，减小集成电路体积，应从简化逻辑门电路开始下手。清楚简化逻辑门一般用于内部门，在知足电路性能要求时，简化逻辑门也可用于输入门和输出门，即知足抗扰乱能力要求时，可用于输入门；知足带负载能力要求时，可用于输出门，所以必定要清楚认识其应用条件。认识二管单元简化与非门，三管单元简化与非门电路构造及特色，认识特别应用条件下的简化与非门；认识由简化与非门组成的其余简化门电路。能进行正确的功能剖析和逻辑剖析。§3.2单管逻辑门1.5学时内容：1单管严禁门及应用1.1单管严禁门电路构造及逻辑剖析1.2单管严禁门在集成电路中的应用两单管严禁门连结组成简化异或非门两单管严禁门和一非门组成异或门两单管严禁门的射极连结达成三个与非门功能串级与非门及应用2.1串级与非门电路构造及逻辑剖析2.2串级与非门在集成电路中的应用单管逻辑门的特色3.1单管逻辑门的长处3.2单管逻辑门的弊端及改良课程要点:为简化中大规模集成电路，可在集成电路中采纳单管门达成各种复杂的逻辑功能。本节介绍了单管严禁门的电路构造和工艺构造，以及单管严禁门的逻辑功能，它的电路构造由一只晶体管和一只电阻构成，晶体管的基极和发射极作为输入，集电极作为输出，电阻作为内部集电极负载；它的逻辑功能是达成严禁门功能。本节还介绍了串级与非门的电路构造和工艺构造，以及串级与非门的逻辑功能，串级与非门的电路构造由一只二发射极晶体管和一只电阻组成，相同晶体管的基极和两个发射极作为输入，集电极作为输出，电阻作为内部集电极负载；它的逻辑功能是达成串级与非的功能。本节还议论了两种单管门在集成电路中的典型应用，特别是当两只单管严禁门或两只串级与非门连结使用时，可达成很多很复杂的功能，如两只单管严禁门连结使用，可组成简化异或非门、简化异或门或达成三个与非门功能；而两只串级与非门连接使用，可达成比两只单管严禁门连结使用复杂的多的逻辑功能。课程难点：单管门在集成电路中可独自使用，也可组合使用。使用时，可在集成电路中采纳单管门达成各样复杂的逻辑功能。所以，掌握单管禁止门和串级与非门这两种单管门的电路构造，各自的逻辑功能是必需的；掌握单管严禁门和串级与非门在集成电路中组合使用也是必需的。更一定知道单管门应用时的缺点和如何除去这类缺点。基本要求：知道为简化中大规模集成电路，可在集成电路设计中有条件的使用单管门达成各样复杂的逻辑功能。认识单管严禁门的基本电路结构，工艺构造和基本功能，以及应用于集成电路中时可达成的典型功能；认识串级与非门的基本电路构造，工艺构造和基本功能，以及应用于集成电路中时，不一样连结方式可达成的各样复杂典型功能。认识单管逻辑门的应用长处和可能出现的问题，知道因连结不妥而出现的各样逻辑错误，以及采纳隔绝门可去除逻辑错误的方法。第三章：TTL中大规模集成电路作业增补思虑题2题+书上习题3题第四章：TTL电路的疆域设计（4学时）§4.1集成电路疆域设计的一般程序0.5学时内容：1疆域设计及疆域设计依照1.1疆域设计1.2疆域设计依照2疆域设计的一般程序2.1确立疆域设计的基本尺寸和设计规则，2.2确立元器件尺寸2.3区分开绝岛2.4排版布线课程要点：疆域设计的一般程序和设计过程中的每一个步骤的详细要求，每一个步骤详细可实行的举措。由本节所介绍的设计依照可知，疆域设计不单要求设计者富裕理论知识，并且要特别熟习制造工艺；即不单要熟习电路参数和功能要求、熟习电路的工作原理，并且要熟知电路的工艺构造及达成各样工艺构造的工艺水平。课程难点：无基本观点：疆域设计-集成电路制造中各次光刻板图的总图设计（套合疆域）。排版布线-在草图上形成各元器件正确的布线连结，而后按标准尺寸的必定倍率绘制出总图。基本要求：认识何谓集成电路的疆域设计，集成电路的疆域设计与分别器件疆域设计有何不一样；认识疆域设计的依照。知道为达成疆域设计而必须熟习的各样电路参数和功能要求；一定熟习的各样电路工作原理及性能要求；一定熟习的集成电路的制造工艺的重要性。熟知疆域设计的一般程序；熟知芯片基本尺寸设计，各元器件尺寸和地点设计；熟知隔绝岛的区分和排版布线的要求；熟知达成集成电路制造的各样手段。§4.2疆域基本尺寸确实定0.5学时内容：1疆域基本尺寸选用原则1.1疆域基本尺寸选用依照1.2疆域基本尺寸选用原则疆域基本尺寸确实定2.1掩模图形最小线宽确实定2.2掩模图形最小间距确实定2.3计算掩模图形最小间距时考虑的要素2.4掩模图形最小间距推导课程要点：疆域设计时，如何确立掩模图形最小线宽和掩模图形最小间距是十分重要的。本节给出了影响选用掩模图形最小线宽的各样工艺因素，电性要素和偏差要素；也给出了影响选用掩模图形最小间距的各样工艺要素，电性要素和偏差要素。本节还给出了掩模图形最小间距推导的步骤和推导实例。课程难点：在疆域设计时，一定确立掩模图形最小线宽和掩模图形最小间距。而掩模图形最小线宽和掩模图形最小间距确实定，遇到各样工艺因素的影响，如扩散工艺中的实质横向扩散；也会遇到电性要素和偏差因素的影响。所以，疆域设计时综合考虑各样工艺要素、电性要素和偏差要素对掩模图形最小线宽和掩模图形最小间距的影响是必需的；同时，如何把掩模图形最小线宽和掩模图形最小间距作为疆域设计的依照也是重要的。基本观点；疆域线宽-疆域图形的宽度。疆域间距-两相邻疆域图形间的距离宽度。掩摸图形最小线宽-疆域图形中的最小图形宽度。掩摸图形最小间距-制作的元器件的硅片表面上，自己图形间的最小间距。掩摸容差-所有掩摸版上的要素造成的容差。光刻瞄准容差-光刻中使用掩摸版，所有工艺要素造成的容差。基本要求：认识在疆域设计时，疆域基本尺寸选用的依照是工艺可实现的图形最小线宽和图形最小间距；而实质疆域设计中所采纳的所有图形线宽均大于或等于工艺可实现的图形最小线宽；所采纳的所有图形间距均大于或等于工艺可实现的图形最小间距；清楚疆域基本尺寸是如何参照依照确立的。认识影响图形最小线宽的各样要素及实质选用最小线宽时考虑的限制要素和实质最小线宽地点的选用。认识图形最小间距基本尺寸是如何确立的，以及影响图形最小间距确立的各样偏差要素、工艺因素和电性要素，知道如何确立图形最小间距的数据和地点。§4.3集成晶体管的疆域设计1学时内容：1最小面积晶体管疆域1.1疆域及疆域剖析1.2最小面积晶体管疆域在集成电路疆域设计中的意义集成电路制造中常用的晶体管疆域图形2.1常用的晶体管疆域2.2与常用的晶体管各疆域对应的工艺剖图2.3各样典型晶体管的构造和电性特色2.4有关多发射极晶体管课程要点：本节介绍了集成电路制造中所采纳的最小面积晶体管疆域设计及如何实质应用；介绍了常用的各样晶体管疆域及其对应的工艺剖图，如单基极晶体管疆域及其对应的工艺剖图构造、双基极晶体管疆域及其对应的工艺剖图构造、双基极双集电极晶体管疆域及其对应的工艺剖图构造以及双发射极双集电极晶体管疆域及其对应的工艺剖图构造；并讨论了各样构造晶体管的电性特色。还给出了多发射极晶体管的疆域结构。课程难点：集成电路疆域设计往常是由集成电路中晶体管疆域开始的，而该晶体管疆域往常是最小面积晶体管的疆域。所以，掌握什么是最小面积晶体管，其疆域是如何确立的特别重要。此外，掌握集成电路制造中常用的各样晶体管疆域及其对应的工艺剖面构造也是十分重要的。基本观点：1最小面积晶体管-由图形最小尺寸（图形最小线宽和图形最小间距）构成的晶体管。2基区短路铝条-晶体管工艺构造的基区表面制备的铝层，它有均衡基区电位的作用。基本要求：认识最小面积晶体管的定义，熟习最小面积晶体管的疆域及其相应的工艺剖面构造，清楚它在集成电路制造中的意义。熟习各一般晶体管可能采纳的各样疆域；能娴熟的给出各样疆域及其与疆域对应的各种工艺剖面图。会剖析各样构造晶体管的电性能特色；能在集成电路设计时，依据不一样要求选定不一样图形晶体管构造。认识多发射极晶体管的疆域特色，以及为什么采纳“长脖子”基区和在基区中设置短路铝条。§4.4集成二极管及肖特基势垒二极管1学时内容：1集成二极管1.1集成二极管的组成1.2集成二极管的常有构造肖特基势垒二极管2.1肖特基势垒二极管的设计考虑肖特基势垒二极管的设计要求肖特基势垒二极管的面积选择肖特基势垒二极管的地点考虑肖特基势垒二极管的电极考虑2.2肖特基嵌位晶体管的常有构造课程要点：本节介绍了集成二极管可采纳的几种常有疆域构造，即基极集电极短路二极管构造、集电极发射极短路二极管构造、基极发射极短路二极管构造、集电极悬空二极管构造、发射极悬空二极管构造和独自二极管构造；以及介绍了不一样构造集成二极管各自的电性能特色。介绍了肖特基势垒二极管的制造要求，议论了肖特基势垒二极管用于晶体管的抗饱和嵌位时，它的存在使各晶体管疆域图形出现的变化，及它在晶体管疆域中面积，地点和电极对嵌位性能、对晶体管性能影响的考虑。课程难点：一定理解为什么在六种集成二极管疆域构造中，最常采纳的是基极发射极短路二极管或独自构造的二极管，它们和其余构造的二极管在电性能上有何不一样。一定清楚肖特基势垒二极管用于晶体管抗饱和嵌位时，肖特基势垒二极管的面积，地点和电极的选择都会影响抗饱和性能和晶体管的电性能。基本要求：认识在集成电路制造中，集成二极管可采纳的各样疆域构造以及它们的应用处合；认识肖特基势垒二极管的制造要求，知道肖特基势垒二极管在集成电路制造中大多用于晶体管的抗饱和，而肖特基势垒二极管图形面积，在晶体管疆域中所处的地点，以及肖特基势垒二极管的电极构造将影响它的抗饱和性能和晶体管的电性能。熟习各样肖特基嵌位晶体管的常有构造，会在实质的集成电路疆域设计中选择适合的有肖特基势垒二极管抗饱和的晶体管疆域。§4.5集成电阻器0.5学时内容：1基区扩散电阻1.1基区扩散电阻常用图形1.2扩散电阻值的计算1.3扩散电阻的公差1.4扩散电阻的功耗限制1.5最小扩散电阻条宽的设计其余扩散电阻2.1发射区扩散电阻2.2基区沟道电阻2.3外延层和外延层沟道电阻2.4隐埋层电阻离子注入电阻简介课程要点：本节介绍了集成电路设计中常用的各样电阻器，