中南大学组成原理及汇编试验报告

本文格式为Word版，下载可任意编辑——中南大学组成原理及汇编试验报告中南大学

《计算机组成原理及汇编试验报告》

姓名:徐兴毫学号:0909101027专业班级:计科1003指导教师:陈丽萍学院:信息科学与工程学院

计算机组成原理试验

试验一、算术规律运算试验

1、试验目的

????

了解运算器的组成结构把握运算器的工作原理

把握简单运算器的组成以及数据传送通路验证运算功能发生器（74LS181）的组合功能

2、试验设备

74LS181（2片）,74LS273(2片),74LS245(2片),开关若干,灯泡若干,单脉冲一片

3、试验原理

试验中所用的运算器数据通路图如图2.1所示，试验中的运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A和B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。

??

74LS181：完成加法运算

74LS273：输入端接数据开关，输出端181。在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄放器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中?

74LS245：相当于181的输出和数据显示灯泡组件之间的一个开关，在开始试验后将其开启，可以使181的运算结果输出并显示到灯泡上

图2.1运算器通路图

4、试验步骤

1.选择试验设备：根据试验原理图，将所需要的组件从组件列表中拖到试验设计流程栏中。搭建试验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的试验流程图如图2.2所示。

图2.2运算器试验流程图

2.初始化各芯片的控制信号，细心检查无误后点击按钮接通电源，用二进制数码开关向DR1和DR2寄放器置数。具体操作步骤图示如下：

其中T4的脉冲信号通过鼠标双击单脉冲产生。

3.检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），当置S3、S2、S1、S0、M为１１１１１时，总线指示灯显示DR1中的数，而置成１０１０１时总线指示灯显示DR2中的数。4.验证74LS181的算术运算和规律运算功能（采用正规律）

在给定DR1=65、DR2=A7的状况下，改变运算器的功能设置，观测运算器的输出，填入下表2-2中，并和理论分析进行比较、验证。74LS181的功能见表2-1，A和B分别表示参与运算的两个数，“+〞表示规律或，“加〞表示算术求和。

表2-1

M=0（算术运算）S3S2S1S0CN=1(无进位)0000000100100011010001010110011110001001101010111100110111101111F=AF=A+BF=A+BF=0减1F=A+ABCN=0(有进位)F=A加1F=(A+B)加1F=(A+B)加1F=0F=A加AB加1M=1（规律运算）F=AF=A+BF=ABF=0F=ABF=BF=A?BF=ABF=A+BF=A?BF=BF=ABF=1F=A+BF=A+BF=AF=（A+B）加ABF=(A+B)加AB加1F=A减B减1F=AB减1F=A加ABF=A加BF=A减BF=ABF=A加AB加1F=A加B加1F=（A+B）加ABF=(A+B)加AB加1F=AB减1F=A加AF=(A+B)加AF=(A+B)加AF=A减1表2-2M=0（算术运算）F=ABF=A加A加1F=(A+B)加A加1F=(A+B)加A加1F=ADR1DR2S3S2S1S0CN=1(无进位)CN=0(有进位)M=1（规律运算）656565656565A7A7A7A7A7A7000000010010001101000101F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()

656565A7A7A7011001111000F=()F=()F=()F=()F=()F=()M=1（规律运算）F=()F=()F=()M=1（规律运S3S2S1S0M=0（算术运算）65656565656565

A7A7A7A7A7A7A71001101010111100110111101111F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()F=()5、试验结果及结果分析

（1）得到的试验结果

CN=1(无进位)000000010010001101000101011001111000100110101011110011011110F=AF=A+BF=A+BF=0减1F=A+ABF=（A+B）加ABF=A减B减1F=AB减1F=A加ABF=A加BF=（A+B）加ABF=AB减1F=A加AF=(A+B)加AF=(A+B)加ACN=0(有进位)F=A加1F=(A+B)加1F=(A+B)加1F=0F=A加AB加1F=(A+B)加AB加1F=A减BF=ABF=A加AB加1F=A加B加1F=(A+B)加AB加1F=ABF=A加A加1F=(A+B)加A加1F=(A+B)加A加1算）F=AF=A+BF=ABF=0F=ABF=BF=A?BF=ABF=A+BF=A?BF=BF=ABF=1F=A+BF=A+B1111表1：表2：DR1DR2S3S2S1S0F=A减1F=AF=AM=0(算术运算)CN=1CN=0M=1（规律运算）65A70000F=(01100101)F=(01100110)F=(10011010)65A70001F=(00001100)F=(00001101)F=(11110011)65A70010F=(10111101)F=(10111110)F=(10000010)65A70011F=(11111111)F=(00000000)F=(00000000)65A70100F=(10100101)F=(10100110)F=(11011010)65A70101F=(10100101)F=(10100110)F=(01011000)65A70110F=(10111101)F=(10111110)F=(11000010)65A70111F=(00111111)F=(01000000)F=(01000000)65A71000F=(10001010)F=(10001011)F=(01000001)65A71001F=(00001100)F=(00001101)F=(00111101)65A71010F=(11100010)F=(11100011)F=(10100111)65A71011F=(00100100)F=(00100101)F=(00100101)65A71100F=(11001010)F=(11001011)F=(00000001)65A71101F=(01110001)F=(01110010)F=(10111101)65A71110F=(00100010)F=(00100011)F=(00001101)65A71111F=(01100100)F=(01100101)F=(01100101)

（2）完整源代码、观测到的现象及结果分析

6、试验中遇到的问题及解决方法

试验中按图接好电路，却没有结果。检查后发现是电路连线有问题！

试验2存储器试验

1、试验目的

a)把握静态存储随机存储器RAM的工作特性b)把握静态存储随机存储器RAM的读写方法

2、试验设备

74LS273（一片），静态存储器MEMORY6116（一片），与门（一片），与非门（一片），单脉冲（一片）,开关若干，灯泡若干

3、试验原理

在微机系统中，常用的静态RAM有6116、6264、62256等。在本试验中使用的是6116。6116为2K╳8位的静态RAM，其规律图3.1如下：

图3.16116规律图

其中A0～10为11根地址线，I/O0～7为8根数据线，CS为片选端，OE为数据输出选通端，WR为写信号端。其工作方式见下表3-1：

表3-1工作方式表控制信号读写非选CSLLOELXWRHL数据线输入输出高阻态HXX试验所用的半导体静态存储器电路原理如图3.2所示，试验中的静态存储器一片6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。

图3.2存储器试验原理图

因地址寄放器为8位，接入6116的地址A7—A0，而高三位A8—A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本试验中将OE常接地，在此状况下，当CE=0、WE=0时进行读操作，CE=0、WE=1时进行写操作，其写时间与T3脉冲宽度一致。控制信号SW-B为低电平有效，控制信号LDAR为高电平有效。

4、试验步骤

1.选择试验设备：根据试验原理图，将所需要的组件从组件列表中拖到试验设计流程栏中。搭建试验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的试验流程图如图3.3所示。

图3.3存储器试验流程图

2.初始化各芯片的控制信号，细心检查无误后点击按钮接通电源。3.写存储器。给存储器的00、01、02、03、04地址单元中分别写入数据11H、12H、13H、14H、15H。

由图3.2存储器试验原理图看出，由于数据和地址全由一个数据开关给出，因此要分时地给出。下面的写存储器要分两个步骤，第一步写地址，先关掉存储器的片选（CE=1），开启地址锁存器门控信号（LDAR=1），开启数据开关三态门（SW-B=0），由开关给出要写入的存储单元的地址，双击单脉冲产生T3脉冲将地址输入到地址锁存器；其次步写数据，关掉地址锁存器门控信号（LDAR=0），开启存储器片选，使之处于写状态（CE=0，WE=1），由开关给出此单元要写入的数据，，双击单脉冲产生T3脉冲将数据写入到当前的地址单元中。写其他单元依次循环上述步骤。

写存储器流程如图3.4所示（以向00号单元写入11H为例）。

图3.4写存储器流程图

4.读存储器。

依次读出第00、01、02、03、04号单元中的内容，观测上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片选（CE=1），开启地址锁存器门控信号（LDAR=1），开启数据开关三态门（SW-B=0），由开关给出要写存储单元的地址，双击单脉冲产生T3脉冲将地址输入到地址锁存器；其次步读存储器，关掉地址锁存器门控信号（LDAR=0），关掉数据开关三态门（SW-B=1），片选存储器，使它处于读状态（CE=0，WE=0），此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其他单元依次循环上述步骤。

读存储器操作流程如图3.5所示（以从00号单元读出11H数据为例）

图3.5读存储器流程图

5、试验结果及结果分析

试验截图及结果分析

6、试验中遇到的问题及解决方法

试验时，没有注意初始化各个芯片信号，导致试验线路不出现结果。注意数据和地址要分时的给出。

试验3总线基本试验

1、试验目的

??

把握静态存储随机存储器RAM的工作特性把握静态存储随机存储器RAM的读写方法

2、试验设备

74LS374（一片），74LS245（一片），74LS273（一片），静态存储器MEMORY6116（一片），8位数据排线（一片），与门（两片），与非门（一片），单脉冲（三片）,开关若干，灯泡若干。

3、试验原理

总线传输试验框图如图4.1所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄放器。这些设备都需要有三态输出控制，依照传输要求恰当有序的控制它们，就可实现总线信息传输。

图4.1总线传输试验框图

总线基本试验要求如下：根据挂在总线上的几个基本部件，设计一个简单的流程。（1）输入设备将一个数输入R0寄放器。（2）输入设备将另一个数输入地址寄放器。

（3）将R0寄放器中的数写入到当前地址的存储器中。（4）将当前地址的存储器中的数用LED数码管显示。

4、试验步骤

1.选择试验设备：根据试验原理图，将所需要的组件从组件列表中拖到试验设计流程栏中。搭建试验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的试验流程图如图4.3所示。

2.初始化各芯片的控制信号，细心检查无误后点击按钮接通电源。

试验三、程序设计综合试验

一、试验目的

能够自主编程程序解决问题！二、试验设备

PC机及编程软件！

三、试验内容及步骤

设有10个学生的成绩分别是76，69，84，90，73，88，99，63，100和80分。试

编制一个子程序统计60~69分，70~79分，80~89分，90~99分和100分的人数，分别存放到S6，S7，S8，S9和S10单元中。

四、完整源代码、观测到的现象及结果分析

源码：DSEG

SEGMENT

DW76，69，84，90，73，88，99，63，100，80DW0DW0DW0DW0ENDSSEGMENTPROCFARPUSHDS

RECORDS6S7S8S9S10DSEGCSEG

MAINSTART:SUBMOVMOV

BEGIN:CALL┇

RET

MOV

CX,10

COUNT

DW0

ASSUMECS:CSEG,DS:DSEG

AX,AXAX,DSEGDS,AX

PUSHAX

MAIN；COUNTMOVMOVDIVMOVSUBSALINCADD

ENDP

PROCNEAR

SI,0

MOV

AX,RECORD[SI]

BX,10BLBX,6BX,1SI,2

NEXT:

BL,AL

S6[BX]

LOOPNEXTRETCOUNTCSEGEND

ENDPENDS

START

五、试验的心得体会

通过本次试验，把握汇编语言程序编辑、汇编、连接、运行以及利用DEBUG调试程

序的方法。加深对循环和分支程序结构的理解，把握循环和分支结构程序设计的方法，熟练汇编语言程序上机调试的方法和过程。能够独立自主的编辑代码解决一些小问题，对汇编有了初步的了解。但仍有好多需要学习的地方！

图4.2总线基本试验流程图

3.试验的具体操作步骤如图4.2所示。

首先应关闭所有三态门（SW-B=1，CS=1，R0-B=1，LED-B=1），并将关联的信号置为：LDAR=0，LDR0=0，W/R（RAM）=1，W/R（LED）=1。然后参照如下操作流程，先给数据开关置数，开启数据输出三态门，开关LDR0置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到R0中；然后继续给数据开关置数，开关LDAR置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到AR中；关闭数据开关三态门，开启R0寄放器输出控制（开关LDR0和开关R0-B都置0），使存储器处于写状态（W/R=0、CS=0）将R0中的数写到存储器中；关闭存储器片选，关闭R0寄放器输出（开关R0-B置0），使存储器处于读状态（W/R=1、CS=0）。

图4.3试验步骤图

5、试验结果及结果分析

试验截图

6、试验中遇到的问题及解决方法

试验中得不到预期的结果。检查后发现初始化工作没有做好！

7、试验心得体会

通过本次本次试验：

（1）了解了一些规律器的组成结构（2）把握一些规律器的工作原理

（4）验证了各规律器件的组合功能

通过亲自动手，能更好的理解规律器件的组成及功能。同时试验中遇到各种问题，解决后，让自己的知识更加稳固。同时也意识到自己的不足，需要更加的努力！

汇编语言试验

试验一、上机操作

一、试验目的

把握汇编语言程序编辑、汇编、连接、运行以及利用DEBUG调试程序的方法。二、试验设备

PC机及相应的软件。三、试验内容及步骤

1、编辑一个指定的汇编语言源程序，并对其进行汇编、连接和运行。2、利用DEBUG进行程序调试，把握常用命令的使用方法，观测运行结果。3、汇编语言上机操作，见图1-1汇编语言上机操作流程。

上机操作过程：

开始输入cmd确认后显示：

C:\\Documentsandsetting\\Administrator>-输入cdc:\\masm后显示：c:\\masm>-

c:\\masm>EDITABC.asmc:\\masm>MASMABC;

若有语法错，回EDIT下改该程序c:\\masm>LINKABC;若有错，回EDIT下改程序c:\\masm>ABC

若运行结果错，回EDIT下改程序或在DEBUG下调试，找原因。c:\\masm>DEBUGABC.exe

手写源程序

编辑源程序EDITABC.ASM汇编源程序MASMABC.ASMY有汇编错误信息N形成目标程序?ABC.OBJ连接目标程序LINKABC.OBJY有连接错误信息?N形成可执行程序ABC.EXE装入可执行程序到内存，并执行ABC.exe运行结果正确N用DEBUG?Y下一程序N调试程序Y?用DEBUG调试可执行程序

图1-1汇编语言上机操作流程

汇编语言程序举例

例1：将BL寄放器的内容按二进制形式显示出来。设：(BL)=01010011B

DEBUGABC.exe找到原因分析：采用2号功能调用，分别输出3031303130303131

显示：01010011参考程序：CODESEGMENT

ASSUMECS:CODE

START：MOVCX，8