半导体工艺基础

半导体工艺基础第一页，共一百七十三页，编辑于2023年，星期日

提纲一、概论二、工艺流程实例（图解）三、基本单项工艺技术1、扩散－掺杂2、离子注入－掺杂3、氧化－薄膜生长4、CVD－薄膜生长7、金属化（PVD）－薄膜，互连5、光刻－图形转移6、刻蚀－形成图形8、清洗四、工艺集成开发第二页，共一百七十三页，编辑于2023年，星期日

集成电路制造工艺的技术性和实用性强，涉及面广，发展依赖于基础材料、器件物理、工艺原理、电子光学、离子光学、电子计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的新成果。一、概论第三页，共一百七十三页，编辑于2023年，星期日(一)、集成电路工艺技术的发展规律

Intel公司创始人摩尔于1975年总结出IC工业发展的一个重要规律，即摩尔定律：IC的集成度将每年翻一番。1980年摩尔定律被修改为：

IC的集成度每1.5年翻一番，即每3年乘以4。

IC发展的另一些规律为：

建立一个芯片厂的造价也是每3年乘以4。线条宽度每4~6年下降一半。芯片上每个器件的价格每年下降30%~40%。

晶片直径的变化：60年：0.5英寸，65年：1英寸，70年：2英寸，75年：3英寸，80年：4英寸，90年：6英寸，95年：8英寸(200mm),2000年：12英寸(300mm)。第四页，共一百七十三页，编辑于2023年，星期日(二)、集成电路的发展展望目标：集成度、可靠性、速度、功耗、成本。努力方向：线宽、晶片直径、设计技术。

1992

1995

1998

2001

2004

2007比特/芯片16M64M256M1G4G16G特征尺寸（μm）

0.5

0.35

0.25

0.18

0.12

0.07晶片直径（mm）

200

200

200~400

200~400

200~400

200~400美国1992~2007年半导体技术发展规划第五页，共一百七十三页，编辑于2023年，星期日美国1997~2012年半导体技术发展规划

1997

1999

2001

2003

2006

2009

2012比特/芯片256M1G4G16G64G256G特征尺寸（μm）

0.25

0.18

0.15

0.13

0.1

0.07

0.05晶片直径（mm）

200

300

300

300

300

450

450第六页，共一百七十三页，编辑于2023年，星期日世界硅微电子技术发展的预测

2000

2010

2020集成度1G64G256G

特征尺寸（μm）

0.18

0.10~0.07

0.05~0.01

晶片直径（mm）

300

400

450第七页，共一百七十三页，编辑于2023年，星期日可以看出，专家们认为，至少在未来10年内，IC的发展仍将遵循摩尔定律，即集成度每3年乘以4，而线宽则是每6年下降一半。硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了3000多亿美圆的半导体市场的95%以上。第八页，共一百七十三页，编辑于2023年，星期日二、工艺流程实例1、以工艺分：双极（Bipolar），互补双极（ComplementaryBipolar）

MOS（硅/铝栅,自/非自对准CMOS，VDMOS）

BiCMOS（BiCMOS，CBiCMOS）、BCD2、以隔离技术分：

PN结隔离、LOCOS、深/浅槽隔离、SOI隔离3、以材料分：体硅，SiGe，AsGa，SOI（衬底）等4、以应用分：

模拟IC、数字IC、混合信号IC、RF、微波IC等常见单片IC工艺流程第九页，共一百七十三页，编辑于2023年，星期日硅栅非自对准CMOS工艺流程PWELL光刻场氧化衬底硅片N-第十页，共一百七十三页，编辑于2023年，星期日PWELL推进硼注入注入预氧漂光注入预氧PSD光刻N-第十一页，共一百七十三页，编辑于2023年，星期日NSD磷注入NSD光刻PSD硼注入LTOACTIVE光刻

栅氧化N-第十二页，共一百七十三页，编辑于2023年，星期日

刻蚀PolyPoly掺杂Poly淀积LTOLCONT光刻溅射MET1N-P-N+N+P+P+MET1光刻第十三页，共一百七十三页，编辑于2023年，星期日掺杂工程： 热扩散、离子注入/退火、中子嬗变等薄膜制备： 包括氧化、蒸发、CVD、溅射(PVD)等图形的转移与形成： 包括光刻、刻蚀等工艺

三、基本单项工艺技术第十四页，共一百七十三页，编辑于2023年，星期日§1.1概述

扩散是将一定数量和一定种类的杂质掺入到硅片或其它晶体中，以改变其电学性质，并使掺入的杂质数量和分布情况都满足要求。这是一种基本而重要的半导体技术。扩散工艺用于形成双极器件中的基区、发射区和集电区、MOS器件中的源区与漏区，扩散电阻、互连引线以及多晶硅掺杂等。浓度的差别越大，扩散越快；温度越高，扩散也越快。1、扩散掺杂第十五页，共一百七十三页，编辑于2023年，星期日间隙式杂质（杂质原子半径较小）替位式杂质（杂质原子与本体原子电子壳层和价电子数接近，半径大小相当）§1.2扩散机构第十六页，共一百七十三页，编辑于2023年，星期日半径较小的杂质原子从半导体晶格的间隙中挤进去，即所谓“间隙式”扩散；半径较大的杂质原子代替半导体原子而占据格点的位置，再依靠周围空的格点（即空位）来进行扩散，即所谓“替位式”扩散。对硅而言，Au、Ag、Cu、Fe、Ni等半径较小的杂质原子按间隙式扩散，而P、As、Sb、B、Al、Ga、In等半径较大的杂质原子则按替位式扩散，间隙式扩散的速度比替位式扩散的速度快得多。

第十七页，共一百七十三页，编辑于2023年，星期日§1.3扩散系数与扩散方程（一）、费克第一定律——扩散定律一维情况下，单位时间内垂直扩散通过单位面积的粒子数——即扩散流密度jp(x,t)与粒子的浓度梯度成正比。扩散系数D与温度T（K）之间有如下指数关系：

D=D∞e—ΔE/kT第十八页，共一百七十三页，编辑于2023年，星期日（二）、费克第二定律——扩散方程体积元内杂质变化量：第十九页，共一百七十三页，编辑于2023年，星期日 式中假定D为常数，与杂质浓度N(x,t)无关，x和t分别表示位置和扩散时间。针对不同边界条件求出方程的解，可得出杂质浓度N的分布，即N与x和t的关系。 两种扩散方式恒定表面源扩散有限表面源扩散第二十页，共一百七十三页，编辑于2023年，星期日A、恒定表面源扩散在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。杂质浓度分布呈余误差分布。第二十一页，共一百七十三页，编辑于2023年，星期日

恒定表面源扩散的主要特点如下：（1）表面杂质浓度Ns由所扩散的杂质在扩散温度下（900℃~1200℃）的固溶度决定。（2）扩散时间越长，扩散温度越高，扩散进硅片内的杂质数量越多。（3）扩散时间越长，温度越高，扩散深度越大。结深的位置：

称为“扩散长度”第二十二页，共一百七十三页，编辑于2023年，星期日（4）杂质浓度梯度：对公式求导，可得出浓度梯度为：

将公式代入，可得结深处的杂质浓度梯度为：

结论：1、NB和Ns一定，PN结越深，结深处的杂质浓度梯度就越小；2、在相同扩散条件下，Ns越大或D越小的杂质，扩散后的浓度梯度将越大。第二十三页，共一百七十三页，编辑于2023年，星期日

B、有限表面源扩散

扩散开始时，表面薄层内的杂质总量一定，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。

第二十四页，共一百七十三页，编辑于2023年，星期日有限源扩散的杂质分布为高斯分布，其表达式为：第二十五页，共一百七十三页，编辑于2023年，星期日

有限源扩散的特点如下：（1）杂质分布：扩散时间越长，杂质扩散得越深，表面浓度越低；扩散时间相同时，扩散温度越高，杂质扩散得也越深，表面浓度下降得越多；（2）在整个扩散过程中，杂质总量Q保持不变。（3）表面杂质浓度可控，任何t时刻的表面浓度为：（4）结深：根据NB=N（xj,t），可求出结深为：

第二十六页，共一百七十三页，编辑于2023年，星期日上式中A与比值（Ns/NB）有关，其数值可从高斯分布的计算曲线求得。表面浓度Ns与扩散深度成反比，扩散越深，则表面浓度越低；NB越大，结深将越浅；（5）杂质浓度梯度：

第二十七页，共一百七十三页，编辑于2023年，星期日（三）、两步扩散恒定表面源扩散，难于制作低表面浓度的深结；有限表面源扩散，难于制作高表面浓度的浅结。为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差函数，目的在于控制扩散杂质总量；第二步称为再扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度。第二十八页，共一百七十三页，编辑于2023年，星期日§1.4杂质的扩散方法扩散方法很多，按所用杂质源的形式来分，有：

固态源扩散、液态源扩散、气态源扩散；按所用扩散系统的形式来分，有：

开管式扩散、闭管式扩散、箱法扩散以及涂源法扩散。(一)、硼扩散扩硼的杂质源均是先分解或化合产生B2O3，再与表面硅反应产生单质B并向硅内扩散。2B2O3+3Si4B+3SiO2B2O3的性质第二十九页，共一百七十三页，编辑于2023年，星期日(二)、磷扩散磷扩散源很多，其共性在于先生成P2O5，再与硅反应生成单质磷向硅内扩散。2P2O5+5Si4P+5SiO2

1、磷的固态源扩散2、磷的液态源扩散3、磷的气态源扩散(三)、砷扩散(四)、锑扩散(五)、金扩散第三十页，共一百七十三页，编辑于2023年，星期日§1.5杂质扩散后结深和方块电阻的测量(一)、结深的测量测量结深的方法主要有磨角法、磨槽法和光干涉法。1、磨角法首先将扩散片磨成斜角（1~5），然后采用染色液对表面染色以区分N区和P区的界面位置。常用的染色液是浓氢氟酸加0.1~0.5体积的浓硝酸的混合液。最后通过以下两个公式可求出结深：第三十一页，共一百七十三页，编辑于2023年，星期日2、磨槽法适用于测量浅结。

其中，R是磨槽圆柱体的半径，a和b由显微镜测出。若R远大于a和b，则近似为：第三十二页，共一百七十三页，编辑于2023年，星期日3、光干涉法第三十三页，共一百七十三页，编辑于2023年，星期日(二)、扩散层电阻第三十四页，共一百七十三页，编辑于2023年，星期日半无穷大样品：

样品尺寸有限：第三十五页，共一百七十三页，编辑于2023年，星期日离子注入是另一种对半导体进行掺杂的方法。§2.1离子注入设备由以下几个部分组成：

离子源

质量分析器

加速器

中性束偏移器

聚焦系统 偏转扫描系统 工作室2、离子注入掺杂第三十六页，共一百七十三页，编辑于2023年，星期日§2.2注入离子的浓度分布与退火离子注入过程：入射离子与半导体的原子核和电子不断发生碰撞，从而损失其能量，经过一段曲折路径的运动，最后因动能耗尽而停止在半导体中的某处。

第三十七页，共一百七十三页，编辑于2023年，星期日(一)、注入离子浓度分布

φ注入剂量，单位为cm-2RP是平均投影射程，RP为射程偏差，与注入能量有关。第三十八页，共一百七十三页，编辑于2023年，星期日

注入离子浓度分布的特点：

1、最大浓度位置在样品内的平均投影射程处：

(1)注入离子的剂量φ越大，浓度峰值越高； (2)注入离子的能量E（20~200KeV）越大，RP、RP相应越大，浓度峰值越低。

2、在x=RP处的两边，注入离子浓度对称地下降，且下降速度越来越快。第三十九页，共一百七十三页，编辑于2023年，星期日表3.1硅中离子注入能量(KeV)与射程(Å)的对应关系

入射能量杂质20406080100120140160180BRP71414132074269532753802428447455177RP276443562653726713855910959PRP25548872997612281483174019962256RP90161226293350405459509557AsRP151263368471574677781855991RP345981102122143161180198第四十页，共一百七十三页，编辑于2023年，星期日(二)、晶格损伤与退火1、晶格损伤由离子注入所引起的空位和间隙原子对等点缺陷称为晶格损伤，与注入离子的能量、质量、剂量、靶温和靶材料等有关。(1)在相同的入射能量和相同的靶材料下，轻离子注入损伤密度小，但区域较大；重离子注入损伤密度大，但区域很小；(2)注入剂量增大，靶的晶格损伤越严重。(4)注入剂量一定时，剂量率（单位时间通过单位面积注入的离子数）越高，注入时间越短；(5)避免沟道渗透效应，沿某一晶向入射离子优于随机入射，偏离晶向5º左右。第四十一页，共一百七十三页，编辑于2023年，星期日2、退火

目的：消除晶格损伤，并且使注入的杂质转入替代位置而实现电激活。(1)热退火温度范围：600℃~1200℃。低温长时间+高温短时间。

(2)快速退火采用脉冲激光、脉冲电子束与离子束、扫描电子束、连续波激光、宽带非相干光源（如卤灯和高频加热）等退火，特点是瞬时内使晶片的某个区域加热到极高的温度，并在较短的时间内（10-3~10-2S）完成退火。第四十二页，共一百七十三页，编辑于2023年，星期日§2.3离子注入的特点及参数（一）优点1、离子注入扩大了杂质的选择范围；掩蔽膜可用SiO2、金属膜或光刻胶。

2、注入温度一般不超过400℃，退火温度也较低（650℃），避免了高温过程带来的不利（如结的推移、热缺陷等）。3、离子注入能精确控制掺杂的浓度分布和掺杂深度，易制作极低浓度和浅结。4、离子注入可选出单一的杂质离子，保证了掺杂的纯度。5、离子注入的横向扩散很小，集成度高，高频特性好。6、剂量在1011~1017离子/cm2较宽的范围内，同一平面内杂质分布的均匀性。7、无固溶度限制。

第四十三页，共一百七十三页，编辑于2023年，星期日（二）缺点1、高能注入形成晶格缺陷、损伤；2、注入设备复杂。（三）、离子注入参数1、剂量2、能量：决定射程（投影射程Rp，标准偏差)第四十四页，共一百七十三页，编辑于2023年，星期日§3.1SiO2的结构、性质和用途(一)、结构分为结晶形和无定形两类。结晶形SiO2由Si–O四面体在空间规则排列而成，如石英、水晶等；无定形SiO2是Si-O四面体在空间无规则排列而成，如热生长SiO2、淀积SiO2等。无定形SiO2中硅原子要运动须打断四个Si-O键，而氧原子的运动最多打断两个Si-O键，因此，氧空位的出现易于硅空位。氧化的过程均是含氧的氧化剂穿过SiO2层到达Si-SiO2界面与Si反应生成SiO2。

3、氧化第四十五页，共一百七十三页，编辑于2023年，星期日(二)、SiO2的主要性质1、物理性质性质SiSiO2比重（g/cm3）2.232.20禁带宽度（eV）1.12~8介电常数11.73.9熔点（℃）14171700热导率(W/cm.k)1.50.01击穿电场(V/cm)3χ1056χ106第四十六页，共一百七十三页，编辑于2023年，星期日2、化学性质化学性质非常稳定，仅被HF酸腐蚀。

(三)、SiO2膜在集成电路中的应用1、用作选择扩散的掩膜；2、用作表面保护及钝化；3、用作绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质等）；4、离子注入中用作掩蔽层及缓冲介质层等。第四十七页，共一百七十三页，编辑于2023年，星期日§3.2

SiO2的掩蔽作用(一)、杂质在SiO2中的扩散系数

其中：E为杂质在SiO2中的扩散激活能；D0为表观扩散系数。

SiO2中杂质扩散系数：B、P、As、Sb、Au等扩散系数较小；Ga、Na、K、H2、H2O等扩散系数较大。

SiO2层为无定形体，不是晶体，故杂质在SiO2中不存在固溶度的概念。第四十八页，共一百七十三页，编辑于2023年，星期日(二)、SiO2掩蔽层厚度的确定

SiO2层起掩蔽作用的条件：（1）具有一定厚度；（2）Dsi>>DSiO2

杂质在SiO2层中的分布大部分按余误差函数分布：定义N(x)/NS的比值为10–3时对应SiO2的xmin：第四十九页，共一百七十三页，编辑于2023年，星期日§3.3高温氧化（热氧化）高温氧化法生长的SiO2结构致密，掩蔽性能良好。氧化层厚度x0与消耗掉的硅厚度x的关系：

x=0.44x0氧化方法：

1、高质量氧化：干氧氧化或分压氧化；2、厚层的局部氧化或场氧化：干氧（10min）+湿氧+干氧(10min)或高压氧化；3、低表面态氧化：掺氯氧化、湿氧氧化加掺氯气氛退火或分压氧化（H2O或O2+N2或Ar或He等）。第五十页，共一百七十三页，编辑于2023年，星期日§3.4热氧化生长动力学(一)、热氧化过程1、氧化剂扩散穿过滞留层达到SiO2表面，其流密度为F1。

2、氧化剂扩散穿过SiO2层达到SiO2-Si界面，流密度为F2。

3、氧化剂在Si表面与Si反应生成SiO2，流密度为F3。

4、反应的副产物离开界面。第五十一页，共一百七十三页，编辑于2023年，星期日1）DSiO2>>KSx0

SiO2的生长速度主要由Si表面的化学反应速度决定，称为反应控制。2）DSiO2<<KSx0

SiO2的生长速度主要由氧化剂的扩散速度决定，称为扩散控制。

第五十二页，共一百七十三页，编辑于2023年，星期日(二)、SiO2的生长厚度计算1）在氧化的初期，t+<<A2/4B，为线性氧化规律：

B/A为线性速率常数，SiO2生长速率由SiO2–Si表面化学反应速率常数KS决定。2）氧化进行一段时间后，t>>，t>>A2/4B，为抛物线氧化规律：

x02=Bt第五十三页，共一百七十三页，编辑于2023年，星期日(三)、决定氧化速率的各种因素1、氧化剂分压的影响2、氧化温度的影响3、硅表面晶向的影响

B与硅晶向无关；B/A与硅原子晶向有关：

第五十四页，共一百七十三页，编辑于2023年，星期日4、杂质的影响(1)氧化层中高浓度Na+将增大B和B/A；

(2)氧化剂中Cl2、HCl、（C2HCl3）将增大B和B/A，有利于改善SiO2质量和SiO2–Si界面性质；(3)重掺杂硅氧化得比轻掺杂硅快。第五十五页，共一百七十三页，编辑于2023年，星期日§3.5热氧化过程中杂质的再分布(一)、热氧化时硅中杂质再分布产生的原因1、杂质在Si、SiO2中平衡浓度不同分凝系数m=

2、杂质在Si、SiO2中扩散速度不同3、氧化速度与氧化层厚度第五十六页，共一百七十三页，编辑于2023年，星期日热氧化中杂质在SiO2-Si界面再分布的四种情况(a)氧化层中慢扩散（硼）；(b)氧化层中快扩散（硼，在H2气氛下）；(c)氧化层中慢扩散（磷）；(d)氧化层中快扩散（镓）第五十七页，共一百七十三页，编辑于2023年，星期日(二)、热氧化过程中硅中杂质的再分布1、硅中掺磷(1)温度一定时，水汽氧化（湿氧氧化）导致杂质再分布程度较大，其NS/NB大于干氧氧化；(2)同一氧化气氛下，氧化温度越高，磷向硅内扩散的速度越快，表面堆积现象减小，NS/NB趋于1。2、硅中掺硼(1)温度一定时，水汽氧化（湿氧氧化）导致杂质再分布程度增大，NS/NB小于干氧氧化；(2)同一氧化气氛下，氧化温度越高，硼向硅表面扩散速度加快，补偿了杂质的损耗，NS/NB趋于1。第五十八页，共一百七十三页，编辑于2023年，星期日§3.6氧化膜质量检测及应用(一)、氧化膜厚度测量方法表4.6SiO2层厚度与颜色的关系颜色氧化层厚度（Å）~灰100

~黄褐300

~蓝800

紫10002750465065008500深蓝14003000490068008800绿18503300520072009300黄20003700560075009600橙22504000600079009900红250043506250820010200第五十九页，共一百七十三页，编辑于2023年，星期日(二)、氧化膜缺陷检测包括氧化膜针孔、氧化层错的检测。(三)、介电系数和击穿特性测量计算介电系数公式：其中：Cmax代表电容器的最大电容;0代表真空电容率;tox代表氧化膜厚度；A代表氧化层的面积。(四)、应力测量圆盘弯曲法；基片弯曲法；X射线和电子衍射技术。

第六十页，共一百七十三页，编辑于2023年，星期日(五)、热生长SiO2–Si系统中的电荷

与热氧化有关电荷的名称及位置示意图Qf：固定氧化物电荷，Qit：界面陷阱电荷，

Qm：可动离子电荷，Qot：氧化物陷阱电荷。第六十一页，共一百七十三页，编辑于2023年，星期日§4.1CVD的薄膜及技术分类化学气相淀积（ChemicalVaporDeposition）是指单独地或综合的利用热能、辉光放电等离子体、紫外光照射、激光照射或其它形式的能源，使气态物质在固体的热表面上发生化学反应并在该表面上淀积，形成稳定的固态物质的工艺过程。4、化学气相淀积（CVD）第六十二页，共一百七十三页，编辑于2023年，星期日(一)、CVD分类1、按温度分，可分为低温（200-500oC）、中温（500-1000oC）、和高温（1000-1300oC）CVD。

2、按压力分，可分为常压CVD（APCVD）和低压CVD（LPCVD）。

3、按反应室壁温度分，可分为热壁CVD和冷壁CVD。热壁是指壁温高于晶片温度，通常是在反应室外采用电阻发热方式透过室壁对晶片进行加热。冷壁是指壁温低于晶片温度，可采用射频感应或电阻发热方式在反应室内对基座进行加热。4、按反应激活方式分，可分为热激活、等离子激活（PECVD）和紫外光激活等。5、按气流是水平还是垂直流动，可分为卧式CVD和立式CVD。第六十三页，共一百七十三页，编辑于2023年，星期日(二)、CVD薄膜分类半导体集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜以及超导膜等，几乎都能用CVD工艺来制备。介质膜：SiO2、Al2O3、TiO2、Fe2O3、PSG、BSG、Si3N4

半导体：Si、Ge、GaAs、GaP、AlN、InAs、V2O3导体：Al、Ni、Au、Pt、Ti、W、Mo、WSi2、掺杂多晶硅超导体：Nb3Sn、NbN、Nb4N5

第六十四页，共一百七十三页，编辑于2023年，星期日(三)、CVD淀积方法淀积方法压力Pa淀积温度（℃）反应能量提供方式特点常压CVDAPCVD100K370~1250高频加热，电阻加热装备简单、工艺成熟；膜均匀性差，产量低、成本高，需大量携带气体，高频射线对人体有害低压CVDLPCVD27~270350~900电阻加热膜的质量和均匀性好；产量高，成本低，易于实现自动化，国内外普遍采用等离子体增强CVDPECVD13~270250~400射频能量激活气体分子，产生辉光放电等离子体（衬底需用电阻加热）膜厚均匀性好，产量高，成本低，因淀积温度低，可用于器件表面钝化光-CVDPCVD40~13050~200远紫外光或激光照射（衬底用电阻加热）反应温度低，薄膜质量好，尚在实验研究阶段第六十五页，共一百七十三页，编辑于2023年，星期日(四)、CVD工艺特点1、CVD成膜温度远低于体材料的熔点或软化点，因而减轻了衬底片的热形变，减小了沾污，抑制了缺陷生成，减轻了杂质的再分布，适于制造浅结分立器件以及VLSI电路；2、薄膜的成分精确可控、配比范围大，重复性好；3、淀积速率一般高于PVD（物理气相淀积，如蒸发、溅射等）；厚度范围从几百Å至数毫米，生产量大；4、淀积膜结构完整、致密，与衬底粘附性好，台阶覆盖性能好。第六十六页，共一百七十三页，编辑于2023年，星期日§4.2化学气相淀积生长动力学(一)、薄膜生长过程1、气体分子扩散到衬底表面2、气体分子被衬底表面吸附3、被吸附的分子在衬底表面上反应，生成薄膜及化学反应副产物4、反应副产物分子从衬底表面脱附5、副产物分子扩散离开衬底表面第六十七页，共一百七十三页，编辑于2023年，星期日(二)、化学气相淀积模型

F1=hG（CG-CS）

F2=kSCS

F1：到达衬底表面的反应物流量F2：膜生长时消耗的反应物流量CG：主气流中反应物的浓度CS：衬底表面上的反应物浓度

hG：气相质量转移系数

kS：表面化学反应速率常数第六十八页，共一百七十三页，编辑于2023年，星期日薄膜的生长速率（淀积率）其中：N1为淀积膜的密度（1）高温区，hG<<kS即：高温下，淀积率受气相质量迁移速率hG决定。（2）低温区，hG>>kS因，故即：低温下，淀积率受表面反应速率控制。

第六十九页，共一百七十三页，编辑于2023年，星期日(三)、滞留层（附面层或速度边界层）与hG的关系

：衬底表面滞留层的厚度（与气体流速平方根成反比）

DG：气体分子通过滞留层向衬底表面扩散的速率

1、常压CVD中，质量迁移速率hG与表面反应速率kS常属同一数量级。总的淀积速率由两者决定，受反应室的几何尺寸、气体流速、基座形状及放置方式影响大；2、LPCVD及PECVD中，压力从105Pa降到十几~270Pa。DG1/P，故DG增加1000倍以上；比常压增大3~10倍。因此hG=DG/增大100~300倍，hG>>kS，反应主要受温度控制。

第七十页，共一百七十三页，编辑于2023年，星期日§4.3化学气相淀积工艺(一)、APCVD

化学反应在常压下进行，APCVD常用于淀积二氧化硅，特别是掺杂的SiO2，如磷硅玻璃（PSG）。产量低，片内及片间均匀性较差，易产生雾状颗粒、粉末等。为提高均匀性，须提高稀释气体流量，同时降低淀积温度。目前普遍采用LTCVD（常压下低温化学气相淀积）SiO2和掺杂SiO2膜。第七十一页，共一百七十三页，编辑于2023年，星期日第七十二页，共一百七十三页，编辑于2023年，星期日

1、基本化学反应稀释的SiH4（硅烷）同过量O2反应在热衬底上生长SiO2：

SiH4+O2SiO2+2H2稀释的SiH4和PH3（磷烷）同过量O2反应生成磷硅玻璃（PSG），PSG是一种两元玻璃质化合物：(1-x)SiH4+2xPH3+3[O2](SiO2)1-x(P2O5)x+[H2]第七十三页，共一百七十三页，编辑于2023年，星期日

2、常压LTCVD工艺特点（1）温度升高，淀积速率增大，淀积温度选择在400~450℃；（2）SiH4或O2流量增大，淀积速率增大；SiH4流量几十到几百毫升/分，总气体流量几到几十升/分，淀积速率几百Å至几微米/分；（3）在保证足够淀积速率下，应选择足够大的稀释气体（N2）流量，避免大量SiO2白色粉末的形成，同时提高均匀性；（4）淀积的SiO2或PSG膜均需在700~1000℃温度下（N2或惰性气体）处理5~15min，目的在于提高膜的密度、抗蚀性及介电击穿强度。第七十四页，共一百七十三页，编辑于2023年，星期日(二)、LPCVD

1、LPCVD的一般工艺流程装片；炉子恒温并对反应室抽真空到1.3Pa；充N2气或其它惰性气体进行吹洗；再抽真空到1.3Pa；完成淀积；关闭所有气流，反应室重新抽到1.3Pa；回充N2气到常压，取出硅片。

2、LPCVD工艺的一般特点（1）LPCVD都在65~130Pa气压下进行，硅片垂直于气流方向背靠背密集竖直放置，装片量大，能保证膜厚及膜组分的高度均匀性，台阶覆盖性能好；（2）与APCVD相比，LPCVD在更宽的温度范围内，其淀积速率的对数与绝对温度的倒数呈线性关系；（3）LPCVD的淀积速率随反应气体分压的升高而增大；（4）淀积温度与反应气体分压恒定时，增加反应气体的流量，淀积速率增大，淀积速率一般为几十至几百Å。第七十五页，共一百七十三页，编辑于2023年，星期日3、LPCVD淀积SiO2

4、LPCVD淀积Si3N4

第七十六页，共一百七十三页，编辑于2023年，星期日5、LPCVD淀积多晶硅。特点：(a)LPCVD热分解硅烷淀积多晶硅的温度一般为600~750℃，低于600℃淀积出的是非晶硅，高于此温度才能生长出多晶硅;(b)LPCVD多晶硅膜中通常包含（111）、（110）、（100）、（311）等取向的晶粒，各成分的含量主要取决于淀积温度；(c)多晶硅中晶粒尺寸取决于淀积温度，淀积温度升高，晶粒尺寸增大；淀积温度在625~750℃时，晶粒尺寸在720~870Å；

(d)淀积过程中掺入硼将增大多晶硅淀积速率；掺磷或砷时，多晶硅淀积速率减小；(e)热处理温度越高，晶粒生长越大；(f)多晶硅掺杂将促进晶粒生长。第七十七页，共一百七十三页，编辑于2023年，星期日(三)、PECVD工艺（Plasma-EnhancedCVD）

等离子增强CVD，辉光放电等离子场中的高能电子撞击反应物气体分子，使之激活并电离，产生化学性质很活泼的自由基团，并使衬底产生更为活泼的表面结点，从而启动并加快了低温下的化学反应，实现化学气相淀积的技术。

1、设备的组成反应室和衬底加热系统、射频功率源、供气及抽气系统。第七十八页，共一百七十三页，编辑于2023年，星期日2、PECVD淀积Si3N4的工艺流程：（1）装硅片；（2）抽真空到0.13Pa；（3）回充N2，再抽真空，反复2~3次，实现真空清洗；（4）硅衬底加热到淀积温度；（5）反应室充N2，压力维持在67~133Pa，起辉10min，干法清洗硅片；（6）调节气体（SiH4、NH3、N2）到预定的流量；（7）接通RF电源，完成淀积；（8）断电，切断SiH4、NH3，对质量流量计进行N2清洗；（9）整个系统充N2到常压，断N2，开炉，取片。第七十九页，共一百七十三页，编辑于2023年，星期日

3、工艺参数对淀积的影响（1）射频功率增大，淀积速率几乎线性上升（2）衬底温度对淀积速率影响小，但对薄膜的物理性质影响较大。温度在250℃~350℃，膜应力小，抗酸腐蚀。（3）气体流量是影响淀积速率的主要因素。为保证淀积的均匀性，气体流量应维持在1000~2500ml/min范围内。（4）反应室压力增大，淀积速率增大，压力在27~270Pa范围内可保持稳定的辉光放电等离子体、均匀性与重复性良好的薄膜。（5）气体总流量恒定时，SiH4百分比浓度增大，淀积速率增大。第八十页，共一百七十三页，编辑于2023年，星期日

4、PECVD淀积薄膜反应式

（1）3SiH4+4NH3Si3N4+12H2

（2）SiH4+2N2OSiO2+2N2+2H2

（3）SiH4Si+2H2

（4）(1-x)SiH4+xPH3Si1-xPx+[H2]第八十一页，共一百七十三页，编辑于2023年，星期日2、CVD法的反应发生在SiO2

膜的表面，膜厚与时间成线性关系。而在氧化法中，一旦SiO2

膜形成以后，反应剂须穿过SiO2

膜，反应发生在SiO2/Si界面上。CVD法氧化法化学反应化学反应SiO2SiO2SiSi3、CVD法用的温度较低，但膜的质量较差。而氧化法则正好相反。(四)、氧化制备的SiO2膜与CVD制备的SiO2

膜比较

1、CVD法SiO2膜中的硅来自反应气体，而氧化法SiO2膜中的硅来自硅衬底。第八十二页，共一百七十三页，编辑于2023年，星期日§5.1概述(一)、金属化工艺的作用金属化工艺是根据集成电路的设计要求，将各种晶体管、二极管、电阻、电容等元器件用金属薄膜线条（互连线）连接起来，形成一个完整的电路与系统，并提供与电源、接地、输入、输出等外电路相连接的接点。金属化系统和金属化工艺的优劣将影响整个电路的电特性和可靠性。为提高电路速度与集成度，应尽可能缩短互连线，或采用多层金属化系统。5、金属化（PVD）第八十三页，共一百七十三页，编辑于2023年，星期日(二)、对金属化系统的要求1、电导率高，能提供低阻的互连引线；2、与高掺杂硅或高掺杂多晶硅能形成低阻的欧姆接触；3、与硅、SiO2的粘附能力强；4、抗电迁移能力强；5、抗电化学腐蚀能力强；6、易于淀积和刻蚀；7、便于超声或热压键合，且键合点能经受长期工作；8、多层互连时，层与层之间不互相渗透和扩散。第八十四页，共一百七十三页，编辑于2023年，星期日(三)、金属-半导体接触1、肖特基接触肖特基接触的特点是金属-半导体接触区具有整流特性，即单向导电性。2、欧姆接触欧姆接触的特点是流过金属-半导体接触区的电流与电压成正比关系，近似服从欧姆定律，接触电阻上的电压降与硅体内的电压降相比可忽略。

对于金属化系统来说，要求形成欧姆接触。措施：（1）半导体高掺杂；（2）选取适当的金属电极（如Pt

、Ti等），使其与半导体接触的势垒较低。第八十五页，共一百七十三页，编辑于2023年，星期日§5.2金属薄膜的制备方法(一)、真空蒸发镀膜1、概念及过程真空蒸发技术是对淀积薄膜的源材料施加热能或动能，使之分解为原子或原子的集合体，并输运到硅片表面后结合或凝聚在硅片表面而形成薄膜。蒸发过程：（1）被蒸发物质由凝聚相（固体或液体）转化为汽相。（2）汽相原子或分子在真空系统中输运。（3）汽相原子或分子到达衬底后在衬底上淀积、成核和生长。第八十六页，共一百七十三页，编辑于2023年，星期日2、对真空蒸发的要求（1）真空蒸发系统应具有加热源，以便将被蒸发材料加热到足够高的温度，形成汽相原子或分子。（2）蒸发必须在真空室中进行，真空度应在1.3310-2Pa~1.3310–5Pa，使金属蒸发原子在系统中输运时的平均自由程远大于蒸发源与衬底间的距离。第八十七页，共一百七十三页，编辑于2023年，星期日3、电阻加热蒸发（1）对制作电阻加热器的材料的性能要求（a）熔点远高于蒸发源的熔点，且蒸汽压极低；（b）蒸发过程中不软化，不与蒸发源生成合金；（c）容易加工成所需要的各种形状。常用的电阻加热器材料有：钨、钼、钽。加热器的形状有：金属丝、金属舟。第八十八页，共一百七十三页，编辑于2023年，星期日第八十九页，共一百七十三页，编辑于2023年，星期日基片加热器基片架基片真空室钟罩蒸发料蒸发源加热电极电阻加热金属舟抽气第九十页，共一百七十三页，编辑于2023年，星期日（2）蒸发工艺流程（以钨丝加热器蒸铝膜为例）

（a）挂铝丝（99.99%纯度），将硅片置于衬底加热器上，转动活动挡板，使之位于蒸发源与硅片之间，盖好钟罩。（b）抽真空：开动机械泵，打开低真空阀，待真空度高于1.3Pa后，关低真空阀，开高真空阀，转到用扩散泵抽高真空。（c）硅片加热：当真空度抽到6.710-3Pa后，开始加温，使衬底温度升到约400℃，恒温数分钟以除去硅片表面吸附的污物，然后降温。（d）蒸发：衬底温度降至150℃且真空度达到6.710-3Pa以上，逐步加热蒸发源使之熔化后附在钨丝上，先使铝中高蒸汽压杂质挥发掉（提高铝的纯度），然后迅速增大加热电流到一定值，打开挡板，使铝蒸发到硅片上。蒸发完毕转回挡板，并停止蒸发源加热。（e）取片：待硅片温度降至150℃以下，关闭高真空阀，关闭扩散泵电源，对真空室放气，打开钟罩，取出硅片。

第九十一页，共一百七十三页，编辑于2023年，星期日（3）特点（a）优点：操作简单，不产生电离辐射。（b）缺点：可能受到来自加热器的污染，如钨丝加热器会引入K、Na离子的沾污，而钽丝或钽舟则几乎不会引入沾污；只能蒸发熔点在2000℃以下的材料；装载量小而限制了薄膜的最终厚度。第九十二页，共一百七十三页，编辑于2023年，星期日4、电子束蒸发（1）原理电子束蒸发是利用阴极电子枪发射出电子，电子束在电场作用下穿过加速极阳极进入磁场空间，通过调节磁场强度控制电子束的偏转半径，准确地打到坩埚内的蒸发源上（Al或Ti等），将电子的动能转变为热能，使金属熔化并蒸发到硅片表面上，形成薄膜。第九十三页，共一百七十三页，编辑于2023年，星期日第九十四页，共一百七十三页，编辑于2023年，星期日（2）特点

优点：K、Na离子沾污轻；能够蒸发熔点在2000℃以上的材料或难熔金属；蒸发速率大；台阶覆盖性好；膜厚控制好。

缺点：导致辐射损伤；蒸发合金时，蒸发所得薄膜的成分与蒸发源的成分会有差异。蒸发后应当采用退火的方法来消除辐射损伤。退火条件：380℃~500℃，N2或N2+H2混合气氛中退火15~40min。第九十五页，共一百七十三页，编辑于2023年，星期日5、蒸发工艺中影响薄膜质量的因素（1）金属膜淀积前硅片的清洗2号清洗剂（HCl:H2O2:H2O=1:2:8）煮，2.5%HF酸腐蚀90秒，冷去离子水冲洗，甩干。（2）蒸发速率蒸发速率过低，金属膜不光亮，电阻大，键合困难；蒸发速率过高，会在硅片表面形成金属原子团淀积小丘，影响光刻，且厚度也不易控制。（3）蒸发源的合金成分为了防止合金化时硅向铝中溶解而引起PN结穿通，可采用Al-Si(1~2%)合金蒸发源；为了提高铝膜的抗电迁移能力，可采用Al-Cu(1~4%)或Al-Si-Cu(含Cu4%，含Si1%)合金源。第九十六页，共一百七十三页，编辑于2023年，星期日（4）衬底温度较高的衬底温度可使蒸发薄膜与Si、SiO2粘附得更好，有利于降低接触电阻，膜的晶粒越大，台阶处的连续性越好。（5）蒸发后金属膜的合金化将光刻好金属化布线的硅片在真空中或干N2或N2+H2（3:1）混合气体的保护下加热到一定温度并保持足够时间的过程。目的：改进金属化薄膜与衬底（Si或SiO2）之间的粘附性，并与硅之间形成良好的欧姆接触；消除电子束蒸发引起的辐射损伤；保证双层布线间的良好接触。合金温度：380℃~450℃，时间：15~30min。第九十七页，共一百七十三页，编辑于2023年，星期日(二)、溅射镀膜1、溅射镀膜的基本原理用高能粒子（经电场加速的正离子）冲击作为阴极的固态靶，靶原子与这些高能粒子交换能量后从表面飞出，淀积在作为阳极的硅片上，形成薄膜。直流二极溅射台第九十八页，共一百七十三页，编辑于2023年，星期日

高频溅射台第九十九页，共一百七十三页，编辑于2023年，星期日2、溅射镀膜方法离子溅射镀膜过程分为三步：离子的产生、离子对靶的轰击引起溅射、从靶材料溅射出来的粒子对基片的淀积。其中前两步与离子溅射刻蚀相同。在第三步中，从靶材料溅射出来的粒子，在真空环境中向基片作渡越运动，碰撞到基片后被基片吸附而淀积成薄膜。离子溅射镀膜技术有直流溅射、射频溅射、磁控溅射、离子束溅射、反应溅射等。第一百页，共一百七十三页，编辑于2023年，星期日3、溅射镀膜的特点(1)由于淀积粒子的能量较高，膜与衬底的粘附性更好。(2)可用于难熔金属膜的淀积。(3)溅射膜的合金成份与靶的合金成份比例基本相同。(4)溅射膜对衬底的台阶覆盖更好。(5)与电阻加热器蒸发相比，减小了K、Na离子的沾污。(6)与电子束蒸发相比，溅射电压较低，尤其是磁控溅射，电压约为300~700V，从而大大降低了硅片的辐射损伤。(7)淀积速率比蒸发慢。第一百零一页，共一百七十三页，编辑于2023年，星期日(三)、化学气相淀积（CVD）技术包括常压、低压、等离子增强CVD等技术。优点：(1)薄膜的成分精确可控。(2)淀积速率一般高于物理气相淀积，如蒸发、溅射等。(3)厚度范围广，由几十纳米至数毫米，且能大量生产。(4)膜的结构完整、致密，与衬底粘附性好，台阶覆盖性好。第一百零二页，共一百七十三页，编辑于2023年，星期日§5.3金属化互连技术(一)、金属化系统金属化互连线分为两大类：(1)以铝为主的金属化系统，可以不加接触层、粘附层和阻挡层等，工艺简单，容易与铝丝键合，产品价格低廉，因而获得了广泛的使用。但抗电迁移能力差。(2)以金为主的金属化互连，抗电迁移能力强，特别是采用金丝球形热压键合，键合点特别牢固，适于特殊要求的高可靠集成电路。第一百零三页，共一百七十三页，编辑于2023年，星期日硅集成电路的金属化系统第一百零四页，共一百七十三页，编辑于2023年，星期日互连线在接触孔处的纵向结构第一百零五页，共一百七十三页，编辑于2023年，星期日(二)、常用金属化系统及其特点1、纯铝系统铝是三价元素，在硅中是强P型杂质，与P型硅能形成低阻欧姆接触。N型硅表面当杂质浓度超过1019cm-3时，铝能与其形成低阻欧姆接触。双极及MOS两类集成电路，无论是单层布线或多层布线，均广泛采用铝作互连材料。（1）优点能单独作金属化布线，工艺简单。材料价格低廉。电阻率低。能用电阻丝加热蒸发，工艺简单。第一百零六页，共一百七十三页，编辑于2023年，星期日与SiO2粘附性强。容易腐蚀，且在腐蚀铝时对SiO2和Si不产生腐蚀。铝能够穿透引线孔内残余的氧化层，容易形成欧姆接触。铝与硅的接触处无空隙，粘附牢固。铝与P型硅及高浓度N型硅均能形成低欧姆接触。固溶在铝引线内的硅对铝引线的电阻率影响不大。铝互连线与内引线键合容易。第一百零七页，共一百七十三页，编辑于2023年，星期日（2）缺点铝布线的电迁移现象比较严重。高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。铝是软金属，容易擦伤。当铝与硅在较高温度下热处理时，由于硅在铝中的溶解和扩散，会导致浅PN结退化甚至穿通。第一百零八页，共一百七十三页，编辑于2023年，星期日（3）克服铝系统缺点的措施在铝中掺入铜（2~4%），可以有效减缓电迁移。采用铝丝键合技术，可以克服黄斑和紫斑。采用钝化层保护，可以避免铝膜的擦伤。在铝中掺入硅（1~2%），使硅在铝膜中达到饱和，可以克服铝对硅的溶解。第一百零九页，共一百七十三页，编辑于2023年，星期日2、铝-硅（1~2%）合金系统(1)避免硅在铝中溶解，保护PN结。(2)抗电迁移能力强。3、铝-铜（2~4%）-硅（1~2%）合金系统(1)抗电迁移能力强。(2)热处理过程中能阻止铝、硅的再结晶，减小膜中小丘的产生，对多层布线有利。4、Al–TiW–Pt–Si互连系统优点：(1)Pt与P型硅及高浓度N型硅能形成阻值极低的欧姆接触。(2)抗电迁移能力强，可靠性高。(3)适于超浅结电路。第一百一十页，共一百七十三页，编辑于2023年，星期日5、多晶硅和难熔金属硅化物复合栅结构和互连（1）多晶硅栅的优点可采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。多晶硅可以高温氧化，对多层布线非常有利。阈值电压低（取决于硅与硅的功函数差）。有利于利用比缩法则。耐击穿时间长。第一百一十一页，共一百七十三页，编辑于2023年，星期日第一百一十二页，共一百七十三页，编辑于2023年，星期日（2）多晶硅栅的缺点随着集成电路的发展，器件和薄膜的纵向尺寸和横向尺寸都将按比例缩小，作为互连材料的多晶硅薄膜，其过高的电阻率成为限制集成电路速度的因素之一。延迟时间常数RC与电阻率和方块电阻的关系如下：

式中为多晶硅的方块电阻，重掺杂时，l

、w和d分别为多晶硅互连引线的长度、宽度和厚度，ox、tox分别为多晶硅互连引线下面的绝缘层的介电常数和厚度。第一百一十三页，共一百七十三页，编辑于2023年，星期日（3）难熔金属硅化物的优点难熔金属硅化物具有类似金属的低电阻率（约为多晶硅的十分之一或更低）。高温稳定性好，抗电迁移性能好。可直接在多晶硅上淀积难熔金属，经加温处理形成硅化物，工艺与现有硅栅工艺兼容。第一百一十四页，共一百七十三页，编辑于2023年，星期日适于制作栅和互连的硅化物材料有：

TiSi2（二硅化钛）、TaSi2（二硅化钽）、MoSi2（二硅化钼）和WSi2（二硅化钨）。适于制作欧姆接触的材料有：

TiSi（硅化钛）、PtSi（硅化铂）和PdSi2（二硅化钯）。（4）多晶硅和难熔金属硅化物复合栅和互连的制作工艺先淀积一层多晶硅（约500Å），离子注入或扩散掺入磷，再淀积一层硅化物（4000Å~5000Å），一般采用溅射工艺以确保硅化物组分。或在多晶硅上淀积难熔金属后，再经加温处理形成硅化物。第一百一十五页，共一百七十三页，编辑于2023年，星期日(三)、金属化互连系统中的失效及改进措施1、铝尖楔现象（结穿刺现象）这是由于硅溶解到铝中，特别是在几个点上大量溶解形成的。它使铝像尖钉一样刺入硅中，造成PN结的短路失效。改进措施：（1）Al-重掺杂多晶硅双层金属化结构（2）Al-阻挡层结构如Al-TiN或TiW(阻挡层)-PtSi或PdSi2(接触层)-

Si。第一百一十六页，共一百七十三页，编辑于2023年，星期日2、电迁移现象这是一种导电材料内的质量输运现象，是由在外电