电子科技大学23春“电子信息工程”《EDA技术》考试历年高频难、易错点试题甄选答案附答案

长风破浪会有时，直挂云帆济沧海。电子科技大学23春“电子信息工程”《EDA技术》考试历年高频难、易错点试题甄选答案附答案（图片大小可自由调整）第I卷一.综合考核(共15题)1.下列关于元件例化语句的说法正确的是()。A.位置关联方式与顺序有关，名称关联方式与顺序有关B.位置关联方式与顺序有关，名称关联方式与顺序无关C.位置关联方式与顺序无关，名称关联方式与顺序有关D.位置关联方式与顺序无关，名称关联方式与顺序无关2.EDA的设计验证包括功能仿真、()和器件测试三个过程。A.形式仿真B.时序仿真C.数值仿真D.行为仿真3.在VHDL中，加“+”和减“-”算术运算的操作数据是()数据类型。A.整型B.实型C.整形或实型D.任意类型4.值为“1110”的标准逻辑矢量，进行sla运算后值为()。A.1100B.1101C.1110D.10005.下面哪一条命令是MAXPLUSII在时序仿真时执行加载节点的命令?()A.file-setprojecttocurrentfileB.assign-pin/locationchipC.node-enternodefromSNFD.file-createdefaultsymbol6.MAXPLUS的文本文件类型是(后缀名)是()。A.*.scfB.*.vhdC.*.gdfD.*.sof7.Altera公司开发的开发软件为()。A.FoundationB.ispDesignEXPERTC.MaxplusⅡD.ISE8.过程调用前需要将过程首和过程体装入()中。A.源程序B.结构体C.程序包D.设计实体9.Xilinx公司开发的开发软件为()。A.ISEB.ispDesignEXPERT系列C.QuartusⅡD.MaxplusⅡ10.在元件例化语句中，用()符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP中的信号名关联起来。A.=B.：=C.D.=>11.不符合1992VHDL标准的标识符是()。A.a1b1B.a_2_3C.a123D.on12.以下不属于EDA技术的特点是()。A.用软件方式设计硬件B.用硬件方式设计软件C.设计过程中可仿真D.系统可现场编程13.不属于顺序语句的是()。A.IF语句B.LOOP语句C.PROCESS语句D.CASE语句14.不符合进程语句启动条件的是()。A.if语句B.wait语句C.敏感信号量D.wait语句或敏感信号量15.下面哪种语句不是并行语句()。A.wait语句B.process语句C.块语句D.生成语句第II卷一.综合考核(共15题)1.时间尺度定义为timescale10ns/100ps，选择正确答案()。A.时间精度10nsB.时间单位100psC.时间精度100psD.时间精度不确定2.在VHDL的端口声明语句中，用()声明端口为双向方向。A.INB.OUTC.INOUTD.BUFFER3.在VHDL中，45_234_287属于()文字。A.整数B.以数制基数表示的C.实数D.物理量4.2006年推出的Core2微处理器芯片的集成度达()万只晶体管。A.2亿3千B.2亿C.1亿D.5亿5.在VHDL语言中，下列对时钟边沿检测描述中，错误的是()。A.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then6.执行MAX+PLUSII的()命令，可以对设计的电路进行仿真。A.createdefaultsymbolB.compilerC.simulatorD.programmer7.VHDL的字符是以()括起来的数字、字母和符号。A.单引号B.双引号C.括号D.方括号8.CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个()。A.PALB.GALC.FPGAD.EPROM9.基于下面技术的PLD器件中允许编程次数最多的是()。A.FLASHB.EEPROMC.PROMD.SRAM10.使用QuartusII的图形编辑方式输入的电路原理图文件必须通过()才能进行仿真验证。A.编辑B.编译C.综合D.编程11.在verilog语言中，a=4b’1011，那么^a=()。A.4b’1011B.4b’1111C.1b’1D.1b’012.VHDL语言共支持四种常用库，其中()库是用户的VHDL设计现行工作库。A.IEEEB.WORKC.VITALD.STD13.如果a=1，b=0，则逻辑表达式(aANDb)OR(NOTbANDa)的值是()。A.0B.1C.2D.不确定14.使用STD_LOGIG_1164使用的数据类型时()。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明15.在VHDL中，可以用()表示数据或地址总线的名称。A.下标名B.段名C.总线名D.字符串第I卷参考答案一.综合考核1.参考答案：B2.参考答案：B3.参考答案：A4.参考答案：B5.参考答案：C6.参考答案：B7.参考答案：C8.参考答案：C9.参考答案：A10.参考答案：D11.参考答案：D12.参考答案：D13.参考答案：C14.参考答案：A15.参考答案：A第II卷参考答案一.综合考核