边沿触发器课件

主从型RS触发器的电路结构和图形符号主从型RS触发器的电路结构和图形符号5.工作波形（又称为时序图，设初态为0

）图4-10

主从RS触发器的时序图

置1置0置15.工作波形（又称为时序图，设初态为0）图4-10主主从JK触发器的电路结构和图形符号返回Q’主从JK触发器的电路结构和图形符号返回Q’4-5边沿触发器一、维持—阻塞边沿D触发器

1．D触发器的逻辑功能

D触发器只有一个触发输入端D，因此，逻辑关系非常简单；0011D0101Qn0011Qn+1输出状态同D状态

功能D触发器的功能表4-5边沿触发器一、维持—阻塞边沿D触发器0D0Qn0Q2．维持—阻塞边沿D触发器的结构及工作原理（1）同步D触发器：该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。设：D=1该触发器为上升沿触发。2．维持—阻塞边沿D触发器的结构及工作原理（1）同步D触发器（2）维持—阻塞边沿D触发器

为了克服空翻，在原电路的基础上引入三根反馈线。①置1。设：D=1L1称为置1维持线。L2称为置0阻塞线。（2）维持—阻塞边沿D触发器为了克服空翻，在原电路的基（2）维持—阻塞边沿D触发器②置0。设：D=0L3称为置0维持线。

可见，引入了维持线和阻塞线后，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。（2）维持—阻塞边沿D触发器②置0。L3称为置0维持线。利用CMOS传输门构成的的上升沿触发的边沿D触发器利用CMOS传输门构成的的上升沿触发的边沿D触发器例已知维持—阻塞D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。例已知维持—阻塞D触发器的输入波形，画出输出波形图。解：在2023/8/410

目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。

4-7集成触发器表4-12常用集成触发器2023/8/310目前市场上出售的集成触发2023/8/4114.7.1

集成JK触发器图4-25集成JK触发器74LS112(a)外引脚图

(b)逻辑符号

常用的有74LS112、CC4027等。

74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。1.

74LS112的外引脚图和逻辑符号

2023/8/3114.7.1集成JK触发器图4-22023/8/4122.逻辑功能表4-1374LS112的功能表

2023/8/3122.逻辑功能表4-1374LS12023/8/4133.时序图图4-2674LS112的时序图置0置1置1置02023/8/3133.时序图图4-2674LS112的2023/8/4144.7.2

集成D触发器图4-27双D触发器74LS74(a)外引脚图

(b)逻辑符号

1.

双D触发器74LS74外引脚图和逻辑符号2023/8/3144.7.2集成D触发器图4-2023/8/4152.逻辑功能表4-14双D触发器74LS74的功能表

触发方式为CP上升沿触发。低电平有效的异步置0端和异步置1端2023/8/3152.逻辑功能表4-14