数字电子技术基础触发器

第四章触发器第一节触发器的电路结构及工作特点作业4-24-34-11第一节触发器的电路结构及工作特点一、基本RS锁存器1．用与非门组成的基本RS锁存器（一）电路结构和逻辑符号

锁存器有两个互补的输出端，通常把Q端的状态作为锁存器的状态输入端低电平有效Q=1、=01状态Q=0、=10状态(二)逻辑功能分析不稳定状态的约束R=S=0同时撤消时电路的状态可能有三种情况组合电路与时序电路的区别：组合电路在某时刻的输出只决定于这时刻的输入时序电路在某时刻的输出决定于两个因素：①这时刻的输入；②这时刻以前的输入。或者这样说：②这时刻电路的状态这时刻电路的状态反映的是这时刻以前的电路的输入的历史几个概念1状态0状态现态：Qn正在考察的瞬间电路所处的状态次态：Qn+1以正在考察的瞬间为基准，下一个考察瞬间触发器将要进入的状态状态：时序电路的最重要的概念（三）或非门构成的基本RS锁存器输入端高电平有效例

在用与非门组成的基本RS锁存器中，设初始状态为0，已

知输入R、S的波形图，画出两输出端的波形图。解：由知，当R、S都为高电平时，锁存器保持原状态不变；当S变低电平时，触发器翻转为1状态；当R变低电平时，锁存器翻转为0状态；不允许R、S同时为低电平。二、逻辑门控RS锁存器（一）电路结构和逻辑符号

（二）逻辑功能分析当CP=0时，G3和G4门被封锁，输入信号R、S不起作用，输出全为1，基本RS锁存器状态不变。 当CP=1时，G3和G4门打开，输入信号R、S经G3、G4门作用于基本RS锁存器，使Q的状态跟随输入状态的变化而改变，其特性表如表4-3所示。当R=S=1时当CP由1变0时锁存器的状态不定。或者当CP=1时，R、S同时由1变0时锁存器的状态不定。(三)锁存器功能的几种描述方法1．特性方程2．状态转换图3．驱动表4．波形图1．特性方程2．状态转换图3．驱动表4．波形图由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。同步触发器存在的问题——空翻

三、主从触发器（一）主从RS触发器

主从触发器的触发翻转分为两个节拍：（1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。（2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。

特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。（2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。（3）输入端直接控制的问题已经解决主从RS触发器的缺点R、S不能同时为1，即有效的输入电平主从JK触发器可解决此问题（二）主从JK触发器主从RS触发器的缺点：使用时有约束条件RS=0。

为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。(1）功能表：（2）特性方程：（3）状态转换图（4）驱动表已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。（2）CP=1期间主触发器接收，在CP下降沿的瞬间从触发器翻转。（3）一次变化问题。已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。解：画出输出波形如图示。主从JK触发器的一次变化现象主从JK触发器在CP=1期间，主触发器在输入发生多次变化的情况下，而其状态只能变化（翻转）一次，这种现象称为一次变化现象。Q=0时J不能发生从0—1—0的变化，Q=1时K不能发生从0—1—0的变化，主从T触发器和T’触发器如果将JK触发器的J和K相连作为T输入端就构成了T触发器。T触发器特性方程：

当T触发器的输入控制端为T=1时，称为T’触发器。T’触发器的特性方程为：四、边沿触发器（一）CMOS主从结构的边沿触发器（二）维持阻塞触发器（三）利用传输延迟的边沿触发器D触发器的状态转换图：D触发器的驱动表：2．维持—阻塞边沿D触发器的结构及工作原理（1）同步D触发器：该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。（2）维持—阻塞边沿D触发器为了克服空翻，并具有边沿触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3。例5.3.1已知维持—阻塞D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。根据D触发器的功能表，可画出输出端Q的波形图。（3）触发器的直接置0和置1端RD——直接置0端，低电平有效；SD——直接置1端；低电平有效。RD和SD不受CP和D信号的影响，具有最高的优先级。二、CMOS主从结构的触发器1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。2．工作原理触发器的触发翻转分为两个节拍：（1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。（2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。3．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器集成触发器一、集成触发器举例1．TTL主从JK触发器74LS72特点：（1）有3个J端和3个K端，它们之间是与逻辑关系。（2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。（3）为主从型结构，CP下跳沿触发。74LS72的功能表

2．高速CMOS边沿D触发器74HC74

特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为CMOS边沿触发器，CP上升沿触发。3.集成触发器的主要参数1.直流参数（1）电源电流ICC（2）低电平输入电流IIL（3）高电平输入电流IIH（4）输出高电平VOH输出低电平VOL2.开关参数（1）最高时钟频率fmax（2）对时钟的延迟（tCPLH和tCPHL）（3）对直接置0置1端的延迟时间(tRLHtRHLtSLHtshl)二．集成触发器的脉冲工作特性触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器的应用非常重要。（1）维持—阻塞D触发器的脉冲工作特性。tset=2tpd。tset=2tpd。可以看出，该电路的建立时间为两级与非门的延迟时间，即tset=2tpd。取tH=1tpd由图可以看出，该电路的tCPLH=2tpd，tCPHL=3tpd，所以触发器的tCPH≥tCPHL=3tpd。（2）主从JK触发器的脉冲工作特性。

在主从JK触发器电路中，当时钟脉冲CP上跳沿到达时，输入信号J、K进入主触发器，由于J、K和CP同时接到G7、G8门，所以J、K信号只要不迟于CP上跳沿即可，所以，tset=0。tCPH≥3tpd。

tH=0。该电路的tCPLH=2tpd，tCPHL=3tpd，所以触发器的tCPL≥tCPHL=3tpd。综上所述，主从JK触发器要求CP的最小工作周期Tmin=tCPH+tCPL

三、触发器功能的转换1.用JK触发器转换成其他功能的触发器（1）JK→D分别写出JK触发器和D触发器的特性方程比较得：画出逻辑图：（2）JK→T（T’）写出T触发器的特性方程：与JK触发器的特性方程比较，得：J=T，K=T。令T=1，即可得T’触发器。2．用D触发器转换成其他功能的触发器（1）D→JK写出D触发器和JK触发器的特性方程：

比较两式，得：

画出逻辑图。

（2）D→T图（b）（3）D→T’图（c）

三、触发器应用举例设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。

利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。本章小结1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。2．描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。3．按照结构不同，触发器可分为：(1)基本RS触发器，为电平触发方式。(2)同步触发器，为脉冲